注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于fpga的hdlc设计实现

  2. 基于fpga的hdlc设计与实现，hdlc是被广泛用作数据链路层的控制协议，本文以top down设计方法给出了一种hdlc协议控制器的设计方案，用vhdl语言进行了行为级描述，采用xilinx公司的fpga产品进行实现

  3. 所属分类：电子商务

    • 发布日期：2012-01-21
    • 文件大小：16mb
    • 提供者：cai19910618

  1. HDLC的FPGA实现方法(Altera)

  2. HDLC（高级数据链路控制）的一般实现方法为采用ASIC器件和软件编程等。应用ASIC器件时设计简单，但灵活性较差；软件编程方法灵活，但占用处理器资源多，执行速度慢，实时性不易预测。FPGA器件采用硬件处理技术，可以反复编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能能够预测和仿真。在中小批量通信产品的设计中，FPGA是取代ASIC实现HDLC功能的一种合适选择。 采用Altera公司的FPGA芯片，在MAX+plus II软件平台上实现了多路HDLC电路的设计，并已在某通信产品样机中应

  3. 所属分类：其它

    • 发布日期：2015-07-16
    • 文件大小：94kb
    • 提供者：zzggxx007

  1. HDLC控制协议的FPGA设计与实现

  2. HDLC控制协议的FPGA设计与实现,详述FPGA模拟HDLC的过程和方法

  3. 所属分类：硬件开发

    • 发布日期：2009-01-14
    • 文件大小：92kb
    • 提供者：a2668240714

  1. 基于FPGA+ARM的HDLC协议控制器的设计与实现

  2. 针对飞控模拟装置中基于HDLC协议通信需求，完成了一种新的基于FPGA+ARM架构HDLC协议控制器的设计。文中首先介紹了HDLC协议的帧结构和循环冗余校验(CRC)原理，然后结合FPGA可进行任意数据宽度操作和ARM编程简单灵活的优点，有效实现了符合HDLC协议的帧结构和CRC校验的应用方法，满足HDLC协议要求。应用结果表明设计能够很好地满足各项功能指标的技术要求。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：194kb
    • 提供者：weixin_38674124

  1. 一种基于FPGA+ARM架构HDLC协议控制器设计

  2. 针对飞控模拟装置中基于HDLC协议通信需求，完成了一种新的基于FPGA+ARM架构HDLC协议控制器的设计。文中首先介紹了HDLC协议的帧结构和循环冗余校验(CRC)原理，然后结合FPGA可进行任意数据宽度操作和ARM编程简单灵活的优点，有效实现了符合HDLC协议的帧结构和CRC校验的应用方法，满足HDLC协议要求。应用结果表明设计能够很好地满足各项功能指标的技术要求。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：198kb
    • 提供者：weixin_38543280

  1. HDLC的DSP与FPGA实现

  2. HDLC(高级数据链路控制)广泛应用于数据通信领域，是确保数据信息可靠互通的重要技术。实施HDLC的一般方法通常是采用ASIC器件或软件编程等。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：141kb
    • 提供者：weixin_38559346

  1. HDLC的FPGA实现方法

  2. 从HDLC的基本定义出发，通过对FPGA设计输入的模块化描述，介绍一种能够在可编程逻辑芯片中实现HDLC功能的方法。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：178kb
    • 提供者：weixin_38655810

  1. EDA/PLD中的HDLC的DSP与FPGA实现

  2. 引言 　　HDLC(高级数据链路控制)广泛应用于数据通信领域，是确保数据信息可靠互通的重要技术。实施HDLC的一般方法通常是采用ASIC器件或软件编程等。 　　HDLC的ASIC芯片使用简易，功能针对性强，性能可靠，适合应用于特定用途的大批量产品中。但由于HDLC标准的文本较多，ASIC芯片出于专用性的目的难以通用于不同版本，缺乏应用灵活性。有的芯片公司还有自己的标准，对HDLC的CRC(循环冗余码校验)序列生成多项式等有不同的规定。专用于HDLC的ASIC芯片其片内数据存储器容量有限，通常

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：161kb
    • 提供者：weixin_38625098

  1. 通信与网络中的HDLC的FPGA实现方法

  2. 摘要： HDLC（高级数据链路控制）的一般实现方法为采用ASIC器件和软件编程等。应用ASIC器件时设计简单，但灵活性较差；软件编程方法灵活，但占用处理器资源多，执行速度慢，实时性不易预测。FPGA器件采用硬件处理技术，可以反复编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能能够预测和仿真。在中小批量通信产品的设计中，FPGA是取代ASIC实现HDLC功能的一种合适选择。 采用Altera公司的FPGA芯片，在MAX+plus II软件平台上实现了多路HDLC电路的设计，并已在某通信产品样

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：116kb
    • 提供者：weixin_38607784

  1. 通信与网络中的基于FPGA的HDLC转E1传输控制器的实现

  2. 摘    要：本文介绍了一种用FPGA实现的HDLC转E1的协议控制器，能实现将速率为N×64Kbps(N=1~124)的HDLC数据分接至M路(M=1~4)E1信道中传输，并允许各路E1的最大时延为64ms。讨论了E1帧结构设计和系统的FPGA实现方法。关键词: 帧结构；HDLC；E1；FPGA 引言    E1是我国电信传输网一次群使用的传输标准,由于我国的E1资源十分丰富, 这样的传输路径非常容易获得，灵活利用现有丰富的E1信道来传输HDLC数据,可以节约大量传输成本。通常，一路HD

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：153kb
    • 提供者：weixin_38664556

  1. WTB网络HDLC在FPGA中的实现

  2. 在WTB底层协议的研究中,其基本帧格式与ISO3309的HDLC要求一致,故设计了一种基于FPGA的HDLC编解码器。重点介绍了协议和实现方法，给出了相应的Verilog代码，通过硬件下载与标准的WTB网卡通信,实现相应解析,达到ISO3309的标准要求.

  3. 所属分类：其它

  1. 基于FPGA的高速同步HDLC通信控制器设计

  2. 高级数据链路控制HDLC协议是一种面向比特的链路层协议，具有同步传输数据、冗余度低等特点，是在通信领域中应用最广泛的链路层协议之一。提出实现HDLC通信协议的主要模块——CRC校验模块及‘0’比特插入模块的FPGA实现方法。CRC校验模块采用状态机设计方法，而‘0’比特插入模块是利用FIFO实现，为HDLC通信控制器的设计提供新的思路。该方法已在Spartan3s400开发板上实现，并能正确传输。

  3. 所属分类：其它

  1. HDLC的DSP与FPGA实现

  2. 引言 　　HDLC(数据链路控制)广泛应用于数据通信领域，是确保数据信息可靠互通的重要技术。实施HDLC的一般方法通常是采用ASIC器件或软件编程等。 　　HDLC的ASIC芯片使用简易，功能针对性强，性能可靠，适合应用于特定用途的大批量产品中。但由于HDLC标准的文本较多，ASIC芯片出于专用性的目的难以通用于不同版本，缺乏应用灵活性。有的芯片公司还有自己的标准，对HDLC的CRC(循环冗余码校验)序列生成多项式等有不同的规定。专用于HDLC的ASIC芯片其片内数据存储器容量有限，通常只有

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：208kb
    • 提供者：weixin_38682086