注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18mb
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19mb
    • 提供者：jiemizhe000

  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构，掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 （1）解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 （2）进入 U-Boot源码目录 #cd u-boot-1.3.1 （3）创

  3. 所属分类：Flash

    • 发布日期：2010-01-28
    • 文件大小：2mb
    • 提供者：yequnanren

  1. ISE的Block_Ram的设计流程（附xilinx block memory datasheet)

  2. 详细介绍了ISE开发环境中对Block_ram IP核的设计流程，对ISE中使用IP核开发有很好的参考价值。同时附上一份英文版的xilinx block memory datasheet里面对相关IP核作了更详细的介绍。

  3. 所属分类：其它

    • 发布日期：2011-04-26
    • 文件大小：2mb
    • 提供者：yxz329130952

  1. xilinx ip核block ram 双端口ram设计

  2. xilinx ip核block ram 双端口ram设计 里面包含xilinx ip核block ram 双端口ram设计 许多资料，供大家参考 ！

  3. 所属分类：专业指导

    • 发布日期：2011-08-20
    • 文件大小：607kb
    • 提供者：wenda_724

  1. Xilinx-FPGA的PCI-Express用户手册中文版

  2. Xilinx 提供的 Endpoint Block Plus for PCIe 解决方案适用于 Virtex™-5 LXT/SXT FPGA 架 构，是一种可靠的高带宽可缩放串行互连构建模块。核例化 Virtex-5 LXT/SXT 器件中的 Virtex-5 Integrated Block for PCI Express，支持 Verilog®-HDL 和 VHDL 两种语言。 Endpoint Block Plus 核是一个 Xilinx CORE Generator™ IP 核，包括在

  3. 所属分类：硬件开发

    • 发布日期：2011-08-26
    • 文件大小：1mb
    • 提供者：xiaxing1987

  1. IP Core的Block RAM具体分布

  2. 在xinlinx 公司生产的ise软件中，里面ip核的具体分布

  3. 所属分类：电信

    • 发布日期：2012-03-04
    • 文件大小：495kb
    • 提供者：mirac_xj

  1. Block RAM的IP核开发

  2. Block RAM的IP核开发详细教程，学习IP核开发的入门教程

  3. 所属分类：硬件开发

    • 发布日期：2012-05-17
    • 文件大小：495kb
    • 提供者：ljwx211314

  1. NXplc 内部资料

  2. 配备Intel® Core™ i7四核处理器，除了梯形图基本指令外，还可高速执行双精度浮点运算 将时序控制、运动控制整合至1个CPU中 可使用符合IEC61131-3(以及JIS B 3503)标准的标准指令为主、基于PLCopen的运动控制用Function Block等支持变量编程的多种指令，高效地编制复杂的控制程序 通过EtherCAT连接的视觉传感器、驱动器及I/O等输入输出设备与控制程序周期同步动作，因此可实现高速高精度的控制 标配2个支持1Gbps的EtherNet/IP端口 支持

  3. 所属分类：讲义

    • 发布日期：2017-09-11
    • 文件大小：12mb
    • 提供者：qq_38191100

  1. Zynq启动、AMP加载、uCos、Linux等基本介绍

  2. 文档共60页。主要向初学者提供了Zynq开发的技术方向，针对不同应用给出了基本的参考文档；同时对Zynq双核AMP加载方式做了详细描述，对Zynq的fsbl启动流程做了简单介绍。章节如下： Zynq User Guide 1 介绍 4 2 快速上手指南 4 3 多核开发教程 4 3.1 AMP开发说明 6 3.1.1 快速生成amp工程 6 3.1.2 Generating Boot File 8 3.1.3 烧写程序 9 3.1.4 启动 10 3.1.5 调试 10 3.1.6 总结 11

  3. 所属分类：嵌入式

    • 发布日期：2017-09-29
    • 文件大小：30mb
    • 提供者：bsmcs9

  1. project_11.zip

  2. 本模块完成unscale模式核block floating point模式下的fft ip核调用，包含fft核逆fft

  3. 所属分类：硬件开发

    • 发布日期：2019-05-24
    • 文件大小：229mb
    • 提供者：daidai711

  1. 赛灵思（Xilinx）BRAM数据手册：Spartan-6 FPGA Block RAM Resources User Guide.pdf

  2. 在学习中需要用到FPGA的关于存储的IP软核设计在网上收集了很多资料，废了很大功夫找到了一些资料。现在把这些资料上传到博客，希望可以给一些有需要的朋友提供到一些帮助。

  3. 所属分类：其它

  1. IMX8QPAEC.pdf

  2. iMX8QP数据手册，给大家分享一下，多核异构，算力超群！Introduction Table 1.i. MX 8Quad Plus advanced features (continued) Function Feature Display controller Supports single UltraHD 4kp60 display or up to 4 independent FulIHD 1080p60 displays Up to 18-layer composition Compl

  3. 所属分类：硬件开发

  1. AURORA核的使用及端口说明.pdf

  2. Aurora IP核是Xilinx公司在Aurora协议和高速串行收发器Rocket基础上研发出来的硬核。该核嵌入在Rocket I/O模块中，提供了简单的用户接口，极大地方便了信号的可操作性。通过IP核用户界面可以改变Rocket I/O中复杂的控制结构。Aurora IP核主要包括本地流控制、用户流控制、用户数据接口、时钟输入与时钟修正模块、高速串行收发模块和状态信息控制模块[7-8] ———————————————— 版权声明：本文为CSDN博主「树桥上多情的kevin」的原创文章，遵

  3. 所属分类：硬件开发

  1. EPM240,EPM570 代替方案，功能更多，成本更低，兼容5V电平。-40~100℃，工艺更先进，功耗更低！-ELF_DataSheet1.6.pdf

  2. EPM240,EPM570 代替方案，功能更多，成本更低，兼容5V电平。-40~100℃，工艺更先进，功耗更低！-ELF_DataSheet1.6.pdf安路科技器件系列数据手册 ANLOGIC 安路科￡ 目录 2.5.8E电延达 2.5.9保密配置迸项 2.5,10配置接口IP 3直流和交流特性 直流电气特性 3.1.1最大绝利额定值 3.1,.2荐基小操作条件 3.1.3静态供电电流 3.1.4热插拔规格 3.1.5上电复位电压值 3.1.6直流电气符性 3.1.7管做电容 3.1.8差分中

  3. 所属分类：其它

  1. EPM240,EPM570 代替方案，功能更多，成本更低，兼容5V电平。-40~100℃，工艺更先进，功耗更低！-EF1A650.pdf

  2. EPM240,EPM570 代替方案，功能更多，成本更低，兼容5V电平。-40~100℃，工艺更先进，功耗更低！-EF1A650.pdf安路科技ELF器件系列数据手册 ANLOGIG 安科技 目录 2.58电还迟 22 2.5.91C接厂 22 2.5.10密配置选项 22 2.5.11配置接口D....………2 3直流和丈流特性. 23 3.1直流电气特性. …23 3.1.1最大绝额定值 23 31.2摆荐基本操作条件 24 3.1.3静态供电电流2 25 3.1.4热插拔规格. 25 3.

  3. 所属分类：其它

  1. 一种改进型的时分多址的实现方法

  2. 本文提出了一种基于IP核的方法来实现时分多址，利用芯片内部的Block SelectRAMResource（BRAM）存储数据，节约了大量的逻辑门资源，使单片FPGA芯片能完成更多的逻辑功能。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：72kb
    • 提供者：weixin_38660918

  1. fpga片内block ram真双端口no change模式读写测试verilog程序

  2. 基于Xilinx spartan6 lx9的片内block ram读写测试； 包含ip核的例化，读写测试数据的写入读出 真双口模式，读写设置为no change； 对不同地址边读边写；

  3. 所属分类：硬件开发

    • 发布日期：2020-10-19
    • 文件大小：5mb
    • 提供者：zju_zyx

  1. pg054-7series-pcie.pdf

  2. 7 Series Integrated Block for PCIe (v1.7)，有关PCIE IP核的使用

  3. 所属分类：硬件开发

    • 发布日期：2020-12-29
    • 文件大小：14mb
    • 提供者：congcongkun