注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 介绍下用MIG生成的DDR2 SDRAM控制器

  2. MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具，可以用它来直接生成DDR2控制器设计模块，模块包含可自由修改的HDL源代码和约束文件。用户可以在MIG的GUI图形界面根据所选的存储器件选择对应模板、总线宽度和速度级别，并设置CAS延迟、突发长度、引脚分配等关键参数。如果所选器件与MIG所列模板不相符，可在代码生成后灵活修改这些代码。

  3. 所属分类：其它

    • 发布日期：2009-09-07
    • 文件大小：10kb
    • 提供者：zyq860515

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-5 LX/LXT平台简介　12 1.2.3　Virtex-5核心技术　15

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：43mb
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18mb
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19mb
    • 提供者：jiemizhe000

  1. DDS的ISE实现程序

  2. 程序已调通，VHDL源代码。。。。。。。。。。。。。。。

  3. 所属分类：其它

    • 发布日期：2010-05-13
    • 文件大小：495kb
    • 提供者：zhang__jacky

  1. 俄罗斯方块游戏的设计（VHDL）

  2. 该资源包含了详细的俄罗斯方块游戏的设计说明和程序源代码。该方案是基于FPGA的设计，采用VHDL语言。

  3. 所属分类：硬件开发

    • 发布日期：2010-09-12
    • 文件大小：4mb
    • 提供者：dream54517

  1. 可编程逻辑器件 Verilog HDL 跑马灯电路实验

  2. 此文件是可编程逻辑器件设置跑马灯程序实验报告，内容详实，有具体的步骤和程序源代码，并经过精心排版，希望对学习Verilog HDL的朋友提供帮助

  3. 所属分类：专业指导

    • 发布日期：2010-11-16
    • 文件大小：351kb
    • 提供者：loushuifeng

  1. xilinx ISE 源代码verilogHDL源代码

  2. verilogHDL源代码，FPGA,硬件开发，xilinx ISE 源代码，verilogHDL源代码，FPGA,硬件开发，xilinx ISE 源代码

  3. 所属分类：硬件开发

    • 发布日期：2011-12-11
    • 文件大小：353kb
    • 提供者：ahhfdkx

  1. verilog实现的交通灯控制系统

  2. 实现交通灯控制的ISE文件，内含实现代码和仿真代码

  3. 所属分类：其它

  1. VHDL写全减器

  2. 用VHDL语言写全减器源代码,VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。本代码可以用在quartus中，也可以用在ise等软件中

  3. 所属分类：专业指导

    • 发布日期：2014-06-13
    • 文件大小：31kb
    • 提供者：qq_16238641

  1. LFSR(线性反馈移位寄存器)ISE工程文件

  2. LFSR(线性反馈移位寄存器)ISE工程文件，使用xilinx V6开发板，包含全部源代码，用户约束文件，modelsim仿真文件，chipscope分析。

  3. 所属分类：硬件开发

    • 发布日期：2014-07-17
    • 文件大小：1mb
    • 提供者：yuzeren48

  1. I2C总线源代码

  2. I2C源代码，拷贝到硬盘，用ISE打开工程文件即可。

  3. 所属分类：硬件开发

    • 发布日期：2014-07-30
    • 文件大小：208kb
    • 提供者：nerohero

  1. xilinx ise+edk+sdk 源代码测试

  2. xilinx ise+edk+sdk 源代码测试 led测试代码

  3. 所属分类：硬件开发

    • 发布日期：2015-07-01
    • 文件大小：157kb
    • 提供者：qq_29461665

  1. buaa计算机组成原理p6ISE源代码

  2. 北航buaa计算机组成原理P6程度ISE源代码，可以供参考，请勿抄袭

  3. 所属分类：专业指导

    • 发布日期：2017-11-24
    • 文件大小：16kb
    • 提供者：sidenesscyan

  1. xilinx FPGA开发环境指导

  2. 提供了xilinx的fpga的ISE，modsim ， syplifypro开发环境的安装方法和配置方法，还提供测试源代码

  3. 所属分类：硬件开发

    • 发布日期：2009-03-31
    • 文件大小：1005kb
    • 提供者：liuyong_qinbo

  1. verilog数据选择器

  2. 在ISE平台上使用verilog编写的数据选择器源代码； 在ISE平台上使用verilog编写的数据选择器源代码；

  3. 所属分类：专业指导

  1. FPGA数字电子系统设计与开发实例导航(随书源代码)

  2. FPGA数字电子系统设计与开发实例导航(随书源代码)，拷贝到非中文目录下，用ISE直接打开工程文件即可

  3. 所属分类：其它

    • 发布日期：2018-12-26
    • 文件大小：1mb
    • 提供者：bluejort

  1. ISE-开发流程.pdf

  2. 在 ISE 的集成开发环境中，一个完整的设计过程最少包括如下几个步骤： ¾ 创建一个新的工程； ¾ 创建一个源代码； ¾ 前端仿真； ¾ 后端仿真；； ¾ 重新综合实现并编写管脚位置约束文件； ¾ 配置设计到开发板上运行并查看结果。

  3. 所属分类：硬件开发

  1. 利用ISE中的Tcl功能控制版本

  2. ISE中的Tcl功能可以完成重新创建工程，添加项目文件并设定编译选项等工作，ISE版本10.1中也提供了用于源代码控制的相应菜单。 　　利用Tcl控制版本的好处如下。 　　（1）Tcl脚本是文本文件，而ISE的工程文件（例如watchve⒈1Se）是二进制文件，文本文件更容易跟踪工程中发生的各种变更。 　　（2）Tcl脚本可以ISE跨版本进行工程重建。 　　（3）ISE中的export功能可以很容易导出包括Tcl脚本、工程源代码、配置选项，以及编译结果。   　　以watchver工程作为例子，

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：650kb
    • 提供者：weixin_38559203

  1. Bitfury:现在开源的Bitfury Bitstream的公共git和源代码-git source code

  2. 比特愤怒 现在开源的Bitfury Bitstream的公共git和源代码 ================================================== ==========================在公共论坛上承诺，这种比特流通过滚轮和注解展开变体获得了300 Mh / s的速度，给定了270 Mh /在首次部署ASIC的情况下向公众公开了S，这将使基于Spartan的解决方案在可预见的不久将来完全被淘汰。 作者希望该材料对于对高级FPGA使用感兴趣的人仍然有价值

  3. 所属分类：其它

    • 发布日期：2021-03-25
    • 文件大小：223kb
    • 提供者：weixin_42118701
« 12 »