注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE

  2. 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pro综合HDL和内核 第四章 综合后的项目执行 第五章 不同类型结构的仿真 本书位.PDF格式

  3. 所属分类：硬件开发

    • 发布日期：2009-07-02
    • 文件大小：236kb
    • 提供者：jiuweidemoqi

  1. FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE

  2. FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章：Modelsim编译Xilinx库 第二章：调用Xilinx CORE-Generator 第三章：使用Synplify.Pro综合HDL和内核 第四章：综合后的项目执行 第五章：不同类型结构的仿真

  3. 所属分类：硬件开发

    • 发布日期：2009-11-02
    • 文件大小：236kb
    • 提供者：missjang

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-5 LX/LXT平台简介　12 1.2.3　Virtex-5核心技术　15

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：43mb
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18mb
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19mb
    • 提供者：jiemizhe000

  1. FPGA开发全攻略 5.1 FPGA器件选型常识 33

  2. FPGA开发全攻略 前言  2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2

  3. 所属分类：硬件开发

    • 发布日期：2010-01-23
    • 文件大小：8mb
    • 提供者：zhudunzhong

  1. FPGA开发全攻略-上

  2. 一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA的SOC设计方法 32 基于 FPG

  3. 所属分类：硬件开发

    • 发布日期：2010-04-18
    • 文件大小：6mb
    • 提供者：allgarbage2

  1. Xilinx FPGA开发全攻略—工程师创新设计宝典 (基础篇)

  2. Xilinx FPGA开发全攻略—工程师创新设计宝典 (基础篇) 前言 2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发

  3. 所属分类：硬件开发

    • 发布日期：2010-05-31
    • 文件大小：5mb
    • 提供者：Hacker3269

  1. FPGA开发全攻略_上.pdf

  2. 前言  2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势  7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA的SO

  3. 所属分类：硬件开发

    • 发布日期：2010-06-19
    • 文件大小：6mb
    • 提供者：xuehai963f

  1. 基于FPGA的RISC_CPU的设计与实现

  2. 本课题首先对集成电路的发展进行概述，分析国内外CPU系统的现状和发展趋势。其次，理解RISC_CPU的基本概念，将其与一般的CPU进行了结构和性能上的比较，得出RISC_CPU不仅只是简化了指令系统，而且还通过简化指令系统使计算机的结构更加简单合理，从而提高了运算速度。最后，运用仿真设计软件ISE 10.1设计一个简化的RISC_CPU，并对其各模块及顶层模块的结构和功能进行综合仿真，最终利用FPGA实现一个RISC_CPU。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-13
    • 文件大小：2mb
    • 提供者：owenwjj

  1. ISE设计流程

  2. 基于VHDL语言的ISE设计流程 使用ISE13.1完成一个数字系统的设计，其内容包括： 工程的建立； 三位计数器的设计； 设计综合和查看综合结果； 三位计数器设计仿真； 分频器的设计； 用户约束的添加和设计实现； 布局布线结果的查看； 设计下载到FPGA芯片 PROM文件的生成和下载到PROM中

  3. 所属分类：硬件开发

    • 发布日期：2013-03-04
    • 文件大小：3mb
    • 提供者：ldld0123

  1. （熟读专家系列）《ModelSim电子系统分析及仿真》

  2. 《ModelSim电子系统分析及仿真》主要内容简介：ModelSim是优秀的HDL仿真软件之一，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。《ModelSim电子系统分析及仿真》以ModelSim 6.1f版软件为例，由浅入深、循序渐进地

  3. 所属分类：硬件开发

    • 发布日期：2013-08-15
    • 文件大小：46mb
    • 提供者：u011708448

  1. ISE设计工具使用

  2. 它可以完成FPGA开发的全部流程，包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等，功能非常强大。ISE除了功能完整，使用方便外，它的设计性能也非常好

  3. 所属分类：电信

    • 发布日期：2014-05-10
    • 文件大小：823kb
    • 提供者：u014591138

  1. 用ISE综合的七段数码管的显示工程

  2. 在Xilinx的FPGA上用单口ROM存储八位数据然后在共阳极七段数码管上显示存储的数据的例子。开发环境是ISE，语言是verilog HDL

  3. 所属分类：硬件开发

    • 发布日期：2014-06-01
    • 文件大小：277kb
    • 提供者：u011960535

  1. ise软件使用

  2. 使用ISE13.1完成一个数字系统的设计，其内容包括： 工程的建立； 三位计数器的设计； 设计综合和查看综合结果； 三位计数器设计仿真； 分频器的设计； 用户约束的添加和设计实现； 布局布线结果的查看； 设计下载到FPGA芯片 PROM文件的生成和下载到PROM中

  3. 所属分类：硬件开发

    • 发布日期：2014-07-21
    • 文件大小：3mb
    • 提供者：u014400094

  1. ISE设计全流程,必看

  2. 本文介绍了如何编译HDL 必须的Xilinx 库和结构仿真，如何调用Xilinx CORE-Generator，如何使用Synplify.Pro 综合HDL 和内核，如何进行综合后的项目执行， 以及不同类型结构的仿真。

  3. 所属分类：嵌入式

    • 发布日期：2008-11-15
    • 文件大小：1mb
    • 提供者：study0558

  1. ISE使用详解

  2. 本文档比较系统全面地介绍了ISE工具的各项功能和使用方法，对仿真、综合 时序约束以及其它一些辅助设计功能都有比较详细地介绍，相信对大多社FPGA开发者而言都是比较好的参考资料

  3. 所属分类：其它

    • 发布日期：2016-01-18
    • 文件大小：15mb
    • 提供者：wm4477

  1. ISE DDR3 仿真、综合、设计、应用、终结教程

  2. ISE DDR3 仿真、综合、设计、应用、终结教程，讲的比较详细。

  3. 所属分类：其它

    • 发布日期：2017-12-29
    • 文件大小：24mb
    • 提供者：walkmen1990

  1. Xilinx ISE MIG 中文教程 DDR3开发利器

  2. 图文并茂、简明易懂的MIG仿真、综合、自定义用户接口教程，适合FPGA DDR3初学者

  3. 所属分类：3G/移动开发

    • 发布日期：2017-12-31
    • 文件大小：23mb
    • 提供者：gn880801

  1. FPGA后仿真流程

  2. 时序（综合后）仿真 时序仿真将时延考虑进去，包括综合后产生的（与、或、非）门时延，还有布局布线产生的时延。 综合（Synthesize），就是将HDL语言设计输入翻译成由与、或、非门和RAM、触发器等逻辑单元组成的网表。综合后可生成综合后仿真模型（Generate Post-Synthesis Simulation Model）。 综合后，进行ISE的实现（Implement），包括翻译、映射、布局布线。在这三个过程中都可以生成一个仿真模型(翻译和映射不会产生延时，因此常用布局布线后产生的仿真

  3. 所属分类：其它

    • 发布日期：2018-06-21
    • 文件大小：790kb
    • 提供者：mapleking1990
« 12 3 4 5 »