摘  要： MQ编码器对于无损的数据压缩是一种非常有效的方法，它已被JPEG2000标准所采用。但该编码算法复杂度高，执行速度慢。文中提出了一种基于动态流水的高性能MQ编码器的VLSI结构。为了获得高速处理能力，首先分析了JPEG2000标准中MQ编码算法的软件流程，并对其进行了相应的修改以适应硬件实现，然后采用了"动态流水"技术，可以根据变化的运算量来实时地安排流水操作。 　　随着多媒体技术的不断运用，图像压缩要求更高的性能和新的特征。为了满足静止图像在特殊领域编码的需求，JPEG2000作

提出了一种JPEG2000 MQ编码器的硬件设计方案。通过状态更新超前预测、前导零检测、重归一化超前预测等方法以及字节输出的改进处理，使MQ编码器的工作速率可达1CxD/cycle。同时对各流水段中的路径进行优化改进，提高了系统的最高时钟频率。采用Verilog语言进行RTL级描述，并在Altera的FPGA上进行了仿真验证。结果表明，在Altera的EP2S60F67214上，该MQ编码器的最高工作时钟频率可达65.19 MHz。