LVSCHK 部分参数A 合并串联电容B 保留并联的BJT管，但合并MOS，LDD，RES，CAP，DIOC 形成门电路。（INV是默认形成，只能用X选项关闭）E 使用主要参数去匹配并联电路。F 删除不用的器件。layout和schematic删除的器件可以不同。 FILTER-OPTIONS 命令优先级高于F参数。G 以相同的方式，删除不用的器件。 FILTER-OPTIONS 命令优先级高于G参数。K 保留并联的器件。默认是合并。 K参数优先级高于B参数。L 形成门电路,但不形成