逻辑设计实验室项目 此回购包含我的逻辑电路实验室项目每个会议的项目将被推送到这里我们将使用的工具是： ISE ：对verilog进行编码 Proteus ：用于制作原理图电路 注意：前三个项目将由Proteus完成，其他项目将由ISE完成注意：完成10个项目后，我们还有一个最终项目，其中包括2个faze（7个模块）