注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. -简化的RISC CPU设计简介-

  2. VerilogHDL程序都是我们自己为教学目的而编写的，全部程序在CADENCE公司的LWB (Logic Work Bench)环境下和 Mentor 公司的ModelSim 环境下用Verilog语言进行了仿真, 通过了运行测试，并分别用Synergy和Synplify综合器针对不同的FPGA进行了综合。分别用Xilinx和Altera公司的的布局布线工具在Xilinx3098上和Altera Flex10K10实现了布线。 顺利通过综合前仿真、门级结构仿真以及布线后的门级仿真。这个 CP

  3. 所属分类：嵌入式

    • 发布日期：2014-10-31
    • 文件大小：716800
    • 提供者：baidu_22756945

  1. PCB技术中的Mentor工具简介

  2. Calibre物理验证系列〓 Calibre DRC　　作为工作在展平模式下的设计规则检查（DRC）工具，Calibre DRC先展平输入数据库，然后对展平的几何结果进行操作。 〓 Calibre DRC-H　　作为Calibre DRC的选项，Calibre DRC-H确保层次化的DRC成为可能，层次化设计规则检查维持数据库的层次化结构，并且充分利用设计数据的层次化关系减少数据处理时间、内存使用和DRC检查结果数量。对于确定类型的芯片而言，DRC-H要比在展平模式下的Calibre快几个数量

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：129024
    • 提供者：weixin_38565480

  1. calibre 使用简介

  2. 诸候纷争，竞显英雄本色！mentor虽然在design tool上一直不是很受欢迎， 但其testing的工具，却有独到的见解！（这里不是吹捧，也没有帮别人做广告的意思） 产品能够得到业内的认同，而且在诸如dracula,hercules,diva等相关产品的竞争中，脱颖而出 很不简单。好的东东，自然容易被人接受，也自然应该得到推广！！ calibre/xcalibre是mentor grapher公司推出的IC检测工具，具有界面化、操作简单等特点 适合不同的tools，对于cadence　

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：55296
    • 提供者：weixin_38565801

  1. profile-card-component-main:简介卡组件挑战，由Frontend Mentor提供-源码

  2. 前端向导-个人资料卡组件 欢迎！ :waving_hand: 感谢您检查此前端编码挑战。 挑战使您可以提高现实工作流程中的技能。 为了应对这一挑战，您需要对HTML和CSS有基本的了解。 挑战 您面临的挑战是建立此配置文件组件并使它看起来尽可能接近设计。 您可以使用任何喜欢的工具来帮助您完成挑战。 因此，如果您有想要练习的东西，请随时尝试。 需要挑战方面的支持吗？ 并在#help频道中提问。 在哪里找到所有东西 您的任务是将项目扩展到/design文件夹中的/design 。 您将找

  3. 所属分类：其它

    • 发布日期：2021-03-13
    • 文件大小：66560
    • 提供者：weixin_42134143

  1. Mentor工具简介

  2. Calibre物理验证系列〓 Calibre DRC　　作为工作在展平模式下的设计规则检查（DRC）工具，Calibre DRC先展平输入数据库，然后对展平的几何结果进行操作。 〓 Calibre DRC-H　　作为Calibre DRC的选项，Calibre DRC-H确保层次化的DRC成为可能，层次化设计规则检查维持数据库的层次化结构，并且充分利用设计数据的层次化关系减少数据处理时间、内存使用和DRC检查结果数量。对于确定类型的芯片而言，DRC-H要比在展平模式下的Calibre快几个数量

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：128000
    • 提供者：weixin_38600696