注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4mb
    • 提供者：yanlihui13579

  1. Modelsim仿真中关于ROM的初始化处理方法

  2. Modelsim仿真中关于ROM的初始化处理方法

  3. 所属分类：嵌入式

    • 发布日期：2010-04-09
    • 文件大小：795kb
    • 提供者：wdd1yx

  1. Verilog-HDL实践与应用系统设计

  2. Verilog-HDL实践与应用系统设计本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法;在后四章,以应用系统为例详细讲解了系统设计的全过程。书中的全部例子都给出了仿真结果,其源代码都在本书所附的CD-ROM中,并均经过验证无误。 本书的前半部分特别适合于初学者,也可作为工程技术人员的参考内容。后半部分很适合工程开发和研究人员参考。本书除了介绍Verilog-HDL

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：14mb
    • 提供者：zhlyz2003

  1. Verilog_HDL经典教程实用手册

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：4mb
    • 提供者：heirfr

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4mb
    • 提供者：lzj1987

  1. 用verilog写的DDS的正弦波

  2. 直接在rom里添加的正弦波波形文件，还附带modelsim的仿真。

  3. 所属分类：硬件开发

    • 发布日期：2012-04-16
    • 文件大小：434kb
    • 提供者：denglisong149

  1. 基于FPGA的DDS信号发生器

  2. 基于FPGA的DDS信号源设计。本设计采用ISE软件，仿真采用modelsim，设计语言Verilog。DDS信号源采用rom存储技术，并且使用了rom优化算法，即存储了正弦波的1/4个周期，利用正弦波的对称等等关系，可得到完整的波形。最后可产生正弦波，三角波，锯齿波。本设计本人已仿真验证通过。

  3. 所属分类：其它

    • 发布日期：2014-07-11
    • 文件大小：6mb
    • 提供者：u014724434

  1. 8 位 CPU vhdl实现（含全部源代码）

  2. 我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构，实现了cpu的基本功能如：加减乘除运算，跳转等。此外，里面有一个17位的ROM区，是存储指令的。你可以写出一段17位的指令代码，并放入ROM区，该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。

  3. 所属分类：其它

    • 发布日期：2015-02-10
    • 文件大小：508kb
    • 提供者：enjoylife2018

  1. ip核Modelsim的仿真

  2. 用Modelsim对一些常用的ip核进行仿真，如pll,rom,lvds。步骤详细，每一步都有图片说明，注意事项明确，对仿真结果也有分析。

  3. 所属分类：硬件开发

    • 发布日期：2015-07-31
    • 文件大小：2mb
    • 提供者：u013056038

  1. 数字信号源FPGA

  2. 利用FPGA生成2ASK，2PSK，2FSK以及4ASK，4PSK，4FSK六中信号，采用quartus软件，Verilog语言编程，通过按键选择不同的信号输出，工程中包括ROM核和PLL倍频模块，芯片为cyclone4系列，包含textbench文件，可直接通过Modelsim仿真使用

  3. 所属分类：硬件开发

    • 发布日期：2019-04-07
    • 文件大小：12mb
    • 提供者：liyueling521

  1. spi异步串行接口.rar

  2. spi同步串行通信接口，讲述了设计调用IP核ROM来实现，modelsim仿真（run.do文件）包括完整的Verilog语言和测试文件和文档。

  3. 所属分类：硬件开发

    • 发布日期：2019-05-14
    • 文件大小：1mb
    • 提供者：qq2487616775

  1. 使用matlab创建.mif文件，作为FPGA的ROM中的初始数据

  2. 使用modelsim仿真FPGA的ROM，可以使用该matlab程序创建.mif文件，用来初始化FPGA中ROM的数据，可以根据自己的具体需要，修改波形函数。注意：.m文件在哪个目录下，mif文件就在那。

  3. 所属分类：硬件开发

    • 发布日期：2020-05-29
    • 文件大小：483byte
    • 提供者：weixin_42790063

  1. Modelsim仿真ROM

  2. 有些网友说convert_hex2ver.dll 文件无法找到，是因为目录不对，不是什么dll directory，在自己quartus 的安装目录中搜索就可以找到的。另外注意要使用/代替。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：47kb
    • 提供者：weixin_38517212

  1. FPGA验证之功能仿真和时序仿真的区别与方法

  2. 这里我们使用一个波形发生器作为例子，来说明如何使用Modelsim对Quartus II生成的IP Core和相应的HDL文件进行功能仿真和时序仿真。这个例子里面使用到了由Quartus II生成的一个片上ROM存储单元。这种存储单元和RAM一样，都是基本的FPGA片上存储单元，在以后的设计里面会经常使用到。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：151kb
    • 提供者：weixin_38518885