您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. NIOSII那些事儿

  2. 第一章 硬件开发 一、前言 二、建立工程 三、构建NIOS II软核 1. 构建CPU模块 2. 建立SDRAM模块 3. 建立Avalon三态桥 4. 建立CFI模块 5. 建立SYSTEM ID 6. 建立JTAG UART 7. 配置及编译NIOS II 8. 分配管脚 四、建立锁相环PLL模块 五、调整FLASH引脚 六、TCL脚本文件 七、配置工程 八、下载程序 第二章 软件开发 一、回顾 二、摘要 三、NIOS II IDE简介 四、建立软件工程 五、编译 六、运行 第三章 程序下
  3. 所属分类:硬件开发

    • 发布日期:2011-06-03
    • 文件大小:7mb
    • 提供者:shezhe9
  1. nios相关介绍

  2. NIOS II 是一个用户可配置癿途用32位RISC嵌入式处理器,它是SOPC(System On a Programmable Chip,片上可编程系统)癿核心。处理器以软核形式实现,具有高度癿灱活性和可配置性。NIOS癿开収包括硬件开収和软件开収丟部分。硬件开収是在Quartus II中实现癿,而软件开収部分是在NIOS IDE软件中实现癿。我们首先来介绍NIOS癿硬件开収。所谓硬件开収就是用Quartus II 和 SOPC builder来建立自己需要癿软核。
  3. 所属分类:硬件开发

    • 发布日期:2012-03-27
    • 文件大小:4mb
    • 提供者:supertimduncan
  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu
  3. 所属分类:硬件开发

    • 发布日期:2012-04-18
    • 文件大小:3mb
    • 提供者:xiaosong89
  1. NIOSII 教程

  2. FPGA中软核,NIOS教程,从最简单的建立工程至下载程序,一步一步
  3. 所属分类:专业指导

    • 发布日期:2013-01-15
    • 文件大小:4mb
    • 提供者:zhanggz0307
  1. NIOSII那些事儿 REV7.0

  2. NIOSII软核建立,操作图非常详细,一步教会你建立软核
  3. 所属分类:硬件开发

    • 发布日期:2013-12-18
    • 文件大小:7mb
    • 提供者:u013203720
  1. NIOSII那些事儿REV7.0.pdf

  2. 您可以详绅癿了解刡NIOS II 开収癿硬件部分, 途过Quartus II 9.0迕行 工程建立,NIOS II软核极建,以及编译下载等,每一步都有图片配吅指寻,就算大家没有 仸何NIOS II开収基础,都可以顺刟完成硬件开収部分内容。
  3. 所属分类:C

    • 发布日期:2015-03-24
    • 文件大小:7mb
    • 提供者:wangjia720
  1. 建立多处理器 Nios II 系统教程

  2. Altera的软核集成开发工具NiosII,实现在FPGA器件上多个处理器的运行
  3. 所属分类:C

    • 发布日期:2015-05-10
    • 文件大小:1mb
    • 提供者:hxk76805868
  1. 我们学校的FPGA的课件

  2. 师资培训FPGA授课提纲 一、 概述(1天) 1. 设计成果展示(引题) 2. FPGA/CPLD开发的优势 3. 三大逻辑厂商主要器件、开发平台 4. 5种硬件描述语言 5. SOPC设计概述 二、 开发步骤(1天) 1. 软件设计 a环境建立设置 b文本设计流程 c原理图设计流程 2. 硬件设计 a利用实验室平台 b自制设备 3.测井信号分离卡开发实例 三、 VHDL语言(10天) 1. 基本结构 2. 实体设计注意点 3. VHDL语言的对象和数据类型 4. VHDL语言中的顺序语句 5
  3. 所属分类:硬件开发

    • 发布日期:2009-04-06
    • 文件大小:13mb
    • 提供者:gazer_yuol
  1. NIOSII那些事儿 REV7.0_完整版

  2. NIOS II 是一个用户可配置癿途用 32 位 RISC 嵌入弅处理器,它是 SOPC(System On a Programmable Chip,片上可编程系统)癿 核心。处理器以软核形弅实现,具有高度癿灱活性和可配置性。 NIOS 癿开収包括硬件 开収和软件开収丟部分。硬件开収是在 Quartus II 中实现癿,而软件开収部分是在 NIOS IDE 软件中实现癿。我们首先来介终 NIOS 癿硬件开収。所谓硬件开収就是用 Quartus II 和 SOPC builder 来建立自己需要
  3. 所属分类:硬件开发

    • 发布日期:2018-10-14
    • 文件大小:7mb
    • 提供者:snaking616
  1. 基于NIOS II的导航系统平台的设计

  2. 绍了一种新的基于NIOS II的导航系统的设计方案. NIOS是建立在FPGA 上的嵌入式微处理器软核, 由于它硬件设计上的灵活性和可裁减性,使得软件设计上“平台”的概念延伸到硬件设计中。本文就是把NIOS II硬件平台的方案,在导航系统计算机设计上进行了有益尝试,实践证明,本设计不但实现了预期功能,而且为以后在其他导航产品上快速的移植硬件和软件系统,提供了有力保证。
  3. 所属分类:其它

    • 发布日期:2020-08-05
    • 文件大小:104kb
    • 提供者:weixin_38730389
  1. 嵌入式软核NiosⅡ串口直接读写寄存器的编程方法

  2. NiosⅡ处理器是Intel公司为Altera公司推出的一个32位精简指令处理器软核。在Altera公司推出的软件SoPC中加载NiosⅡ软核和相应的外围接口以及与定义相应的自定义指令,然后对设计进行综合,下载到FPGA中就可以方便地实现一个具有高速DSP功能的嵌入式处理器。NiosⅡ处理器的软件开发是建立在ANSIC基础上的。NiosⅡIDE是NiosⅡ系列嵌入式处理器的主要软件开发工具。用户可以在NiosⅡIDE中完成所有的软件开发任务,如编辑、编译、下载、调试和闪存编程。NiosⅡ嵌入式系
  3. 所属分类:其它

    • 发布日期:2020-10-25
    • 文件大小:474kb
    • 提供者:weixin_38526751
  1. 嵌入式系统/ARM技术中的基于NIOS II的导航系统平台的设计

  2. 摘要:介绍了一种新的基于NIOS II的导航系统的设计方案. NIOS是建立在FPGA 上的嵌入式微处理器软核, 由于它硬件设计上的灵活性和可裁减性,使得软件设计上“平台”的概念延伸到硬件设计中。本文就是把NIOS II硬件平台的方案,在导航系统计算机设计上进行了有益尝试,实践证明,本设计不但实现了预期功能,而且为以后在其他导航产品上快速的移植硬件和软件系统,提供了有力保证。   引言   目前广泛应用的MIMU/GPS组合导航系统的实现形式,依应用领域的不同而复杂多样,但是导航计算机板卡负
  3. 所属分类:其它

    • 发布日期:2020-11-11
    • 文件大小:208kb
    • 提供者:weixin_38575421
  1. 嵌入式系统/ARM技术中的SOPC 系统建立及uClinux 移植实现

  2. 摘要:本文通过具体实现一个可以运行uClinux操作系统的最小SOPC系统,较为完整地介绍了构建SOPC系统以及构建Nios II软核处理器的方法及步骤,并详细描述了uCLinux操作系统在该SOPC系统上的移植方法。此外,还进行了基于Nios II处理器uClinux操作系统下应用程序的开发,以从总体上完成实用性的验证。   引言   随着大规模集成电路技术的进步和制造工艺水平的提高,嵌入式系统的开发变得日益复杂。传统的嵌入式系统设计方法已经不能适应当前嵌入式系统设计的需要。单个芯片容量的
  3. 所属分类:其它

    • 发布日期:2020-11-11
    • 文件大小:257kb
    • 提供者:weixin_38731123
  1. 基于千兆以太网的CCD相机设计

  2. 基于目前国内科学级CCD相机普遍采用USB2.0,其传输速度较低,传输距离较短的现状,设计了一款基于千兆以太网接口的CCD相机。采用Altera公司的Cyclone II系列FPGA建立NIOS II软核做控制器,采用物理层(PHY)芯片加数据链路层(MAC)芯片的结构建立千兆以太网传输系统。实验中传输速率最高可达700 Mb/s,传输距离可达50 m,从而解决了现存CCD相机存在的两大问题。
  3. 所属分类:其它