注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 华清远见FPGACPLD入门视频教程入门到精通零基础视频.txt

  2. 简介: FPGA技术经过20多年的发展，现在已经被应用到各个领域，并且正在逐渐成为越来越多领先技术的系统级解决方案。为了帮助从事或者即将从事FPGA设计的工程师尽快的了解FPGA技术，掌握设计的方法和手段，华清远见针对FPGA的初学者设计了这个视频教程。通过对FPGA技术的阐述，分析典型器件的特点，教授FPGA设计的常用方法及开发的基本流程，并通过简明合理的实验，帮助学员掌握相关设计工具的使用方法及FPGA硬件平台的常用调试手段。 本课程将对FPGA的相关基础概念、工艺特点、FPGA基本结构及

  3. 所属分类：专业指导

    • 发布日期：2019-05-25
    • 文件大小：114byte
    • 提供者：drjiachen

  1. 基于FPGA的时统模块可靠性设计

  2. 本文详细介绍了作战系统时间统一同步的可靠性设计，从EMC设计、高速电路PCB设计、FPGA逻辑编程设计等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法，并用仿真技术进行仿真，从而将时统系统可能受到的干扰减到最低，提高了整个作战系统的可靠性。文中的时统模块已经应用于实际的作战系统中，效果良好。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：214kb
    • 提供者：weixin_38636461

  1. PCB技术中的基于高速 FPGA 的 PCB 设计技术

  2. 如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。深圳捷多邦科技有限公司作为PCB打样行业的一匹黑马，始终走在PCB打样行业的前列。捷多邦的高级工程师在谈到这样一个问题时说到，在设计最终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：114kb
    • 提供者：weixin_38724106

  1. 基于FPGA的NoC硬件系统设计

  2. 设计了基于FPGA的片上网络系统硬件平台。系统由大容量的FPGA、存储器、高速A/D与D/A、通信接口和一个扩展的ARM９系统组成。完成了集高速数字信号处理、视频编解码和网络传输功能与一体的多核系统设计。针对典型的3×3 2D Mesh结构的NoC系统应用进行了探讨，阐述了NoC系统设计过程中的关键技术，并使用SigXplorer软件对系统的信号完整性解决方案进行了PCB的反射与串扰仿真。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：187kb
    • 提供者：weixin_38684892

  1. 基于FPGA的NoC硬件系统设计

  2. 设计了基于FPGA的片上网络系统硬件平台。系统由大容量的FPGA、存储器、高速A/D与D/A、通信接口和一个扩展的ARM９系统组成。完成了集高速数字信号处理、视频编解码和网络传输功能与一体的多核系统设计。针对典型的3×3 2D Mesh结构的NoC系统应用进行了探讨，阐述了NoC系统设计过程中的关键技术，并使用SigXplorer软件对系统的信号完整性解决方案进行了PCB的反射与串扰仿真。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：303kb
    • 提供者：weixin_38679233

  1. PCB技术中的基于高速FPGA的PCB设计技术

  2. 如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。在设计最终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运的话，它们会形成一个成功的解决方案。 　　绝大多数PCB是精通PCB器件的工作原理和相互影响以及构成电路板输入和输出的

  3. 所属分类：其它

    • 发布日期：2020-11-20
    • 文件大小：113kb
    • 提供者：weixin_38617602

  1. EDA/PLD中的基于FPGA的SoftSerdes设计与实现

  2. 0引言       在高速源同步应用中，时钟数据恢复是基本的方法。最普遍的时钟恢复方法是利用数字时钟模块(DCM、)产生的多相位时钟对输入的数据进行过采样。但是由于DCM的固有抖动，在频率很高时，利用DCM作为一种数据恢复的方法并不一定合适。DCM的这种附加抖动会引起数据有效窗口的相应减小，这样就会限制高速电路的性能。常用的串行I／O技术需要时钟数据恢复(CDR)技术，而CDR技术需要模拟的PLL，其局限性是低噪声容限、高功率损耗及严格的PCB布局布线要求。基于对上述缺点的考虑，本文介绍了一

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：85kb
    • 提供者：weixin_38699726

  1. 基于FPGA的SoftSerdes设计与实现

  2. 0引言       在高速源同步应用中，时钟数据恢复是基本的方法。普遍的时钟恢复方法是利用数字时钟模块(DCM、)产生的多相位时钟对输入的数据进行过采样。但是由于DCM的固有抖动，在频率很高时，利用DCM作为一种数据恢复的方法并不一定合适。DCM的这种附加抖动会引起数据有效窗口的相应减小，这样就会限制高速电路的性能。常用的串行I／O技术需要时钟数据恢复(CDR)技术，而CDR技术需要模拟的PLL，其局限性是低噪声容限、高功率损耗及严格的PCB布局布线要求。基于对上述缺点的考虑，本文介绍了一种

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：84kb
    • 提供者：weixin_38748555