随着在大约相同硅面积上封装的器件数目的不断增加，集成电路的尺寸稳步缩小。为了获得必须的封装密度，contact和via openings的sidewall变得越来越陡。铝蒸汽沉积时并不是各向同性的；穿过氧化物台阶的金属比较薄(图2.26A)。在lead代表性区域的任何缩小都会增大电流密度和加速electromigration。有很多技术已经被开发出来提升像厚氧化层的反应式离子蚀刻产生的非常陡的sidewalls上的台阶覆盖。 740)this.width=740" border=undefine