注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PCB工程审核需要注意哪些地方

  2. 工程师,他们经常画电脑主板,对Allegro等优秀的工具非常的熟练,但是,非常可惜的是,他们居然很少知道如何进行阻抗控制,如何使用工具进行信号完整性分析.如何使用IBIS模型我觉得真正的PCB高手应该还是信号完整性专家,而不仅仅停留在连连线,过过孔的基础上对布通一块板子容易,布好一块好难。

  3. 所属分类：专业指导

    • 发布日期：2009-09-15
    • 文件大小：40kb
    • 提供者：justry84

  1. 层叠设计----PCB 工程师需要注意的地方

  2. 较多的PCB工程师,他们经常画电脑主板,对Allegro等优秀的工具非常的熟练,但是,非常可惜的是,他们居然很少知道如何进行阻抗控制,如何使用工具进行信号完整性分析.如何使用IBIS模型我觉得真正的PCB高手应该还是信号完整性专家,而不仅仅停留在连连线,过过孔的基础上对布通一块板子容易，布好很难。 对于电源、地的层数以及信号层数确定后，它们之间的相对排布位置是每一个PCB工程师都不能回避的话题；

  3. 所属分类：专业指导

    • 发布日期：2010-03-17
    • 文件大小：161kb
    • 提供者：zhouzhenqi

  1. pcb 阻抗控制计算工具

  2. 计算单层，多层PCB单端走线，差分走线的阻抗控制

  3. 所属分类：硬件开发

    • 发布日期：2014-07-07
    • 文件大小：1mb
    • 提供者：jimmc

  1. PCB 叠层，单端，差分，共面，阻抗计算详解

  2. 随着PCB 信号切换速度不断增长，当今的PCB 设计厂商需要理解和控制PCB 迹线的阻抗。相应于 现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。

  3. 所属分类：其它

    • 发布日期：2017-10-19
    • 文件大小：859kb
    • 提供者：angle_3344

  1. PCB传输线的阻抗控制以及层叠设计

  2. 在具体的加工和设计时我们一般控制其主要因素，具体包括：Er---介电常数，H----介质厚度，W---线条宽度，T----线条厚度。多层PCB板生产时PCB迹线可分布于表面或者内层，这两种情况下PCB 迹线的参考平面有所不同，所以又可将PCB迹线分为微带线（Microstrip）和带状线（Stripline）传输线路......

  3. 所属分类：硬件开发

    • 发布日期：2018-08-09
    • 文件大小：722kb
    • 提供者：dqh1020

  1. 信号完整性B004：再谈走线的参考平面.pdf

  2. 于争博士信号完整性B004：再谈走线的参考平面 在《信号完整性 B001： 不论学术界还是工程界，使用参考平面这一概念的时候似乎都有一点随意 时可能强调的是平面作为参考路径的功能 概念上的模糊也导致很多初学者的困惑 前文指出了如果两个平面和走线的间距近似相等 时，那么两个平面对于走线的重要性也近似一样 个平面其中之一距离走线很近 板（Core）厚度通常在 1 毫米以上 和 InnerSignal2 都属于这种情况 是参考平面？ 先看平面上的返回电流 少。下图是红色表示的是信号电流 离I

  3. 所属分类：讲义

    • 发布日期：2020-04-13
    • 文件大小：303kb
    • 提供者：qq_37881886

  1. 阻抗设计常用模型电路公司

  2. 硬件电路阻抗设计常用模型电路设计，关于PCB板设计的细节问题，需要注意的内容第四章六层板设计 27 40.六层板叠层设计方案 41.六层板常见阻抗设计与叠层结构. 28 410. SGSSGS|5055|190100|1.0mm 28 4.11. SGSSGS|150||90100|1.0mm 29 412. SGSSGS‖50|90100||1.6mm. 30 413.5 GSGGS|50|190100||1.6mm 4.14. SGSGGS|50||90100|1.6mm 32 415. S

  3. 所属分类：硬件开发

    • 发布日期：2019-03-03
    • 文件大小：708kb
    • 提供者：wanjietiam

  1. PCB线的阻抗控制

  2. PCB 线的控制的设计，PCB设计人员

  3. 所属分类：其它

    • 发布日期：2011-11-28
    • 文件大小：868kb
    • 提供者：weixiaochao

  1. 为了信号完整性，如何控制PCB的控制走线阻抗？

  2. 没有阻抗控制的话，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。阻抗控制最终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，按照信号完整性要求去控制走线的阻抗。 不同的走线方式都是可以通过计算得到对应的阻抗值。 微带线(microstrip line) ?它由一根带状导线与地平面构成，中间是电介质。如果电介质的介电常数、线的宽度、及

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：171kb
    • 提供者：weixin_38569515

  1. PCB设计为何一般控制50欧姆阻抗

  2. 做PCB设计过程中，在走线之前，一般我们会对自己要进行设计的项目进行叠层，根据厚度、基材、层数等信息进行计算阻抗，计算完后一般可得到如下图示内容。 图1 叠层信息图示从上图可以看出，设计上面的单端网络一般都是50欧姆来管控，那很多人就会问，为什么要求按照50欧姆来管控而不是25欧姆或者80欧姆？首先，默认选择用50欧姆，而且业内大家都接受这个值，一般来说，肯定是由某个公认的机构制订了某个标准，大家是按标准进行设计的。电子技术有很大一部分是于军队，首先技术是使用于军用，慢慢的由军用转为民用。

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：193kb
    • 提供者：weixin_38732463

  1. 为什么PCB上的单端阻抗控制50欧姆

  2. 很多刚接触阻抗的人都会有这个疑问，为什么常见的板内单端走线都是默认要求按照50欧姆来管控而不是40欧姆或者60欧姆？这是一个看似简单但又不好回答的问题。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：85kb
    • 提供者：weixin_38624556

  1. PCB阻抗控制

  2. 随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：638kb
    • 提供者：weixin_38517122

  1. 浅谈PCB的阻抗控制

  2. 随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。此时，需要借助传输线理论进行分析，控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制，将引发相当大的信号反射和信号失真，导致设计失败。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：185kb
    • 提供者：weixin_38638312

  1. PCB阻抗控制技术

  2. 随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。此时，需要借助传输线理论进行分析，控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。阻抗控制最终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，我对这个问题有了一些粗浅的认识，愿和大家分享。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：160kb
    • 提供者：weixin_38590355

  1. 电子测量中的浅谈TDR测试过程静电危害及其预防

  2. 摘 要 文章简要介绍静电产生原理及其危害，详细分析TDR仪器主体结构及测试过程静电危害，针对静电产生环节采取预防措施，并初步取得成效。 　　电子通讯技术飞速发展，为了提高传输速率和传输距离，计算机和通讯产业正逐步转移到高速串行总线，在芯片-芯片、板卡-板卡与背板间实现高速互连。 　　这些高速串行总线的速率正从过去USB2.0、LVDS及FireWire1394的几百Mbps，提升到当前PCI-Express G1/G2、SATA G1/G2、XAUI/2XAUI、XFI的数Gbps，甚至达1

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：361kb
    • 提供者：weixin_38727062

  1. 为了信号完整性，如何控制PCB的控制走线阻抗？

  2. 没有阻抗控制的话，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。阻抗控制终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，按照信号完整性要求去控制走线的阻抗。　　不同的走线方式都是可以通过计算得到对应的阻抗值。　　微带线(microstrip line)　　?它由一根带状导线与地平面构成，中间是电介质。如果电介质的介电常数、线的宽度、及其

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：174kb
    • 提供者：weixin_38505158

  1. 一起聊聊 PCB 的阻抗控制

  2. 没有阻抗控制的话，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。阻抗控制终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，按照信号完整性要求去控制走线的阻抗。 　　不同的走线方式都是可以通过计算得到对应的阻抗值。 　　微带线（microstrip line） 　　它由一根带状导线与地平面构成，中间是电介质。如果电介质的介电常数、线的

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：114kb
    • 提供者：weixin_38669832

  1. pcb设计中的阻抗计算方法

  2. 关于阻抗的话题已经说了这么多，想必大家对于阻抗控制在pcb layout中的重要性已经有了一定的了解。俗话说的好，工欲善其事，必先利其器。要想板子利索的跑起来，传输线的阻抗计算肯定不能等闲而视之。    在高速设计流程里，叠层设计和阻抗计算就是万里长征的步。阻抗计算方法很成熟，所以不同的软件计算的差别很小，本文采用Si9000来举例。   阻抗的计算是相对比较繁琐的，但我们可以总结一些经验值帮助提高计算效率。对于常用的FR4，50ohm的微带线，线宽一般等于介质厚度的2倍；50ohm 的带状

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：250kb
    • 提供者：weixin_38721119

  1. PCB设计为何一般控制50欧姆阻抗

  2. 做PCB设计过程中，在走线之前，一般我们会对自己要进行设计的项目进行叠层，根据厚度、基材、层数等信息进行计算阻抗，计算完后一般可得到如下图示内容。 　　图1 叠层信息图示 　　从上图可以看出，设计上面的单端网络一般都是50欧姆来管控，那很多人就会问，为什么要求按照50欧姆来管控而不是25欧姆或者80欧姆？ 　　首先，默认选择用50欧姆，而且业内大家都接受这个值，一般来说，肯定是由某个公认的机构制订了某个标准，大家是按标准进行设计的。 　　电子技术有很大一部分

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：192kb
    • 提供者：weixin_38677255

  1. PCB设计为何一般控制50欧姆阻抗？

  2. 做PCB设计过程中，在走线之前，一般我们会对自己要进行设计的项目进行叠层，根据厚度、基材、层数等信息进行计算阻抗，计算完后一般可得到如下图示内容。 　　图1 叠层信息图示 　　从上图可以看出，设计上面的单端网络一般都是50欧姆来管控，那很多人就会问，为什么要求按照50欧姆来管控而不是25欧姆或者80欧姆? 　　首先，默认选择用50欧姆，而且业内大家都接受这个值，一般来说，肯定是由某个公认的机构制订了某个标准，大家是按标准进行设计的。 　　电子技术有很大一部分

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：147kb
    • 提供者：weixin_38637918
« 12 3 4 »