注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. protel2004封装

  2. protel dxp的元件封装 一、 Protel DXP中的基本PCB库： 原理图元件库的扩展名是.SchLib，PCB板封装库的扩展名.PcbLib，它们是在软件安装路径的“\Library\...”目录下面的一些封装库中。 根据元件的不同封装我们将其封装分为二大类：一类是分立元件的封装，一类是集成电路元件的封装 1、分立元件类： 电容：电容分普通电容和贴片电容：普通电容在Miscellaneous Devices.IntLib库中找到，它的种类比较多，总的可以分为二类，一类是电解电容，一

  3. 所属分类：专业指导

    • 发布日期：2012-10-23
    • 文件大小：31kb
    • 提供者：lidaoshi

  1. PIN间距为0.4mm和0.5mm 的WLPs封装器件的PCB设计

  2. 在解决方案中使用WLP（wafer-level package）封装技术可以减小器件整体尺寸和降低设计成本。然而当使用WLP封装IC时，PCB的设计就变的复杂，在设计中假如粗心大意，那么这个设计可能出现问题。本文将介绍PIN间距为0.4mm和0.5mm的WLP封装IC，在PCB设计时的注意事项。

  3. 所属分类：硬件开发

    • 发布日期：2018-07-17
    • 文件大小：567kb
    • 提供者：jijichan

  1. 手工焊接PCB电路板培训基础知识.pdf

  2. 手工焊接PCB电路板培训基础知识pdf,手工焊接PCB电路板培训基础知识安徽枕子种技有的公司接培动于册 连接器 ——于上的汕渍和污迹会阴碍顺利的焊接 —焊点的周同将被氧化,最外层将被损害 手指印对组件,焊点有腐蚀的危险 b.对静电敏感的PCB;组件等要戴静电环,并保证静电环的有效性. 2.焊接方法 测试腕环,焊接前把腕环带好.并俣证静电环的有效性. 2.座椅调节至适合自己的高度,坐在座椅上姿势端正,两胧正放在桌面下,身体不要 靠在座椅上 3.焊接前或焊接过程中都媭随时清洁烙铁头的焊锡残渣. 4.

  3. 所属分类：其它

  1. 基于LPC2377 LPC2378的嵌入式工业控制系统硬件设计指南.pdf

  2. 基于LPC2377 LPC2378的嵌入式工业控制系统硬件设计指南pdf,基于LPC2377 LPC2378的嵌入式工业控制系统硬件设计指南州致远电子有限公司 嵌入式工业控制模块 销售与服务网络(一) 广州周立功单片机发展有限公司 地址:广州市天河北路689号光大银行大厦12楼F4邮编:510630 电话:(0203873091638730917387309723873097638730977 传真:(020)38730925 网址:www.zlgmcu.com 广州专卖店 南京周立功 地址:广

  3. 所属分类：其它

  1. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析.pdf

  2. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析pdf,具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。结果，增加了噪声源数。现在，高端DSP的时钟率（1GHz）和速度（500MHZ）产生可观的谐波，这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。为了降低电源噪声，对于高速DSP系统设计人员来讲，识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。本文说明交扰、锁相环（PLL）、去耦/体电容器在降低

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：199kb
    • 提供者：weixin_38743481

  1. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析.pdf

  2. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析pdf,具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。结果，增加了噪声源数。现在，高端DSP的时钟率（1GHz）和速度（500MHZ）产生可观的谐波，这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。为了降低电源噪声，对于高速DSP系统设计人员来讲，识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。本文说明交扰、锁相环（PLL）、去耦/体电容器在降低

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：166kb
    • 提供者：weixin_38743737

  1. PCB技术中的印刷线路板的设计过程简介

  2. 印刷板的设计过程一般分为设计准备、元器件布局、布线、检查等。 　　1. 设计准备 　　设计前要考虑布线及线路板加工的可行性。由于布线时需要在两引脚之间走线，这要求焊接元件引脚的焊盘有一个合适的尺寸。焊盘过小，金属化孔的孔经就小，如果元器件是表面安装的话，金属化孔作为导通孔，孔径小问题不大，但若元器件是通孔安装的，如双列直插封装的元器件，孔径过小，再装配时，器件的引脚的插入就有困难，也可能导致器件的焊接困难，这必将影响整个印刷板的可靠性。但焊盘过大布线时将降低布通率，所以给焊盘设计一个合理的尺

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：55kb
    • 提供者：weixin_38737751

  1. 集成电路中的PCB设计后期检查的几大要素

  2. 当一块PCB板完成了布局布线，又检查连通性和间距都没有报错的情况下，一块PCB是不是就完成了呢？答案当然是否定。很多初学者也包括一些有经验的工程师，由于时间紧或者不耐烦亦或者过于自信，往往草草了事，忽略了后期检查。结果出现了一些很基本的BUG，比如线宽不够，元件标号丝印压在过孔上，插座靠得太近，信号出现环路等等。从而导致电气问题或者工艺问题，严重的要重新打板，造成浪费。所以，当一块PCB完成了布局布线之后，很重要的一个步骤就是后期检查。　　PCB的检查有很多个细节的要素，本人列举了一些自认为最基

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：69kb
    • 提供者：weixin_38659648

  1. PCB技术中的小间距QFN封装PCB设计串扰抑制分析

  2. 一、引言 　　随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析，为此类设计提供参考。 　　二、问题分析 　　在PCB设计中，QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：393kb
    • 提供者：weixin_38631389

  1. PCB技术中的SMT最新技术之CSP及无铅技术

  2. 只要关注一下如今在各地举办的形形色色的专业会议的主题，我们就不难了解电子产品中采用了哪些最新技术。 　　CSP、0201无源元件、无铅焊接和光电子，可以说是近来许多公司在PCB上实践和积极*价的热门先进技术。 　　比如说，如何处理在CSP和0201组装中常见的超小开孔（250um）问题，就是焊膏印刷以前从未有过的基本物理问题。板级光电子组装，作为通信和网络技术中发展起来的一大领域，其工艺非常精细。典型封装昂贵而易损坏，特别是在器件引线成形之后。这些复杂技术的设计指导原则也与普通SMT工艺有很

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：110kb
    • 提供者：weixin_38631599

  1. EDA/PLD中的利用高速FPGA设计PCB的要点及相关指导原则

  2. 随着现场可编程门阵列(FPGA)已发展成为真正的可编程系统级芯片，利用这些芯片设计印制电路板(PCB)的任务变得愈加复杂。目前动辄数百万门的电路密度和6Gbps以上的收发器数据传输率及其它考虑事项影响着系统开发人员在机械和电气方面的板级设计工作。裸片、芯片封装和电路板构成了一个紧密连结的系统，在这个系统中，要完全实现FPGA的功能，需要对PCB板进行精心设计。 　　采用高速FPGA进行设计时，在板开发之前和开发期间对若干设计问题进行考虑是十分重要的。其中包括：通过滤波和在PCB板上的所有器件上

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：172kb
    • 提供者：weixin_38662089

  1. 嵌入式系统/ARM技术中的微处理器和JTAG总线桥接接口

  2. 数字逻辑设计人员在实现设计目标时有不少工具可用。为适应所需的大量逻辑数和数据率，设计人员可选用FPGA。FPGA在相对小的空间内，以多引脚数封装提供巨大数量的数字逻辑门。 　　　　在印刷电路板(PCB)放置多个多引脚FPGA和其他器件，确保所有互连的完整无损是比较困难的。在制造中用X射线技术可以检验大概的互连问题， 而需要更精确的方法来检测制造、调试和复杂PCB更换的互连问题。 　　一种方法是JTAG(IEEE1149.1)技术。JTAG(联合测试行动组)功能包括基本的输入/输出边界扫描控制

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：99kb
    • 提供者：weixin_38619613

  1. PCB技术中的高频率、高速度、高密度、多层次的印制板设计工具-Protel

  2. PCB模块是Protel99 SE的核心模块。Protel99 SE设计功能强大,它可以设计多达32个信号层,16个地电层,16个机械层。清晰的3D图像,让你在加工印制板之前就可以看到PCB板焊上器件的效果。打印预览工具更是想设计者之所想,让你在打印之前就可以看到打印到页面上的位置,并且可以修改打印结果。CAM处理工具帮你轻松解决输出光绘文件和钻孔文件的问题。 智能板框导航      开始一个PCB文件的设计,首先要建立板框,智能板框导航工具帮你快速画出需要的板框图形。在建立PCB封装时

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：82kb
    • 提供者：weixin_38649838

  1. PCB技术中的最新SMT复杂技术

  2. 只要关注一下如今在各地举办的形形色色的专业会议的主题，我们就不难了解电子产品中采用了哪些最新技术。CSP、0201无源元件、无铅焊接和光电子，可以说是近来许多公司在PCB上实践和积极评价的热门先进技术。 　　比如说，如何处理在CSP和0201组装中常见的超小开孔（250um）问题，就是焊膏印刷以前从未有过的基本物理问题。板级光电子组装，作为通信和网络技术中发展起来的一大领域，其工艺非常精细。典型封装昂贵而易损坏，特别是在器件引线成形之后。 　　这些复杂技术的设计指导原则也与普通SMT工艺有很

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：110kb
    • 提供者：weixin_38723236

  1. RFID技术中的无源器件的射频特性

  2. 电子器件分为两种：实际的和理想的。实际的器件是可测的、实际存在的事物，是构成硬件电路系统的互连线或元件。实际的器件包括PCB上的线条、封装引线或是板上的去耦电容等。 　　理想器件是特殊的电路元件的数学描述，有详细而精确的定义。仿真器只能仿真理想器件的性能，电路理论的概念和公式也仅适用于理想器件，它是数学模型，如“SPICE”模型。 　　实际和理想总是有差别的，而差别的大小与适合元件的应用环境有密切的关系。根据设计低速电路的经验，一个电阻可以定义为 　　 　　而一段金属导线被看做良导体

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：45kb
    • 提供者：weixin_38742927

  1. SMT环境中的最新复杂技术

  2. 只要关注一下如今在各地举办的形形色色的专业会议的主题，我们就不难了解电子产品中采用了哪些最新技术。CSP、0201无源元件、无铅焊接和光电子，可以说是近来许多公司在PCB上实践和积极评价的热门先进技术。比如说，如何处理在CSP和0201组装中常见的超小开孔（250um）问题，就是焊膏印刷以前从未有过的基本物理问题。板级光电子组装，作为通信和网络技术中发展起来的一大领域，其工艺非常精细。典型封装昂贵而易损坏，特别是在器件引线成形之后。这些复杂技术的设计指导原则也与普通SMT工艺有很大差异，因为在确

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：109kb
    • 提供者：weixin_38701725

  1. PCB技术中的飞兆推出最高集成度“系统级封装”镇流器 IC

  2. 飞兆半导体公司 (Fairchild Semiconductor) 推出专为紧凑型荧光灯 (CFL) 设计而开发、市面上集成度最高的镇流器IC产品FAN7710。采用“系统级封装”方案，FAN7710能在优化性能的同时简化设计并克服了CFL照明应用中面对空间受限的问题。 　　FAN7710在超紧凑型8-DIP封装中整合了一个625V高端栅极驱动器电路、两个550V MOSFET、一个频率控制电路和一个并联稳压器，并且加入了有源ZVS控制和开灯检测功能。作为同类解决方案中集成度最高的器件，FA

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：76kb
    • 提供者：weixin_38704011

  1. PCB技术中的射频系统封装设计

  2. 射频系统的SiP设计必须树立全局设计思路，特别要重视验证和优化。采用SiP的射频系统的设计流程类似SOC，采用自上到下，从系统级到物理层的层次化设计步骤，其主要步骤如下。（1）SiP底板规划（布局布线设计）：① 各器件封装选择；② GDN/PWR选择；③ 差动级设计；④ 射频/微波设计；⑤ 阻抗匹配；⑥ 最小化嵌入损耗。 （2）验证信号完整性：① 系统级分析；② 信号分类、跟踪优化；③ 处理好噪声、交调失真、时延、功耗的问题。 （3）SiP布局布线和验证。 （4）SiP模型制作,其中封装建模参数

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：41kb
    • 提供者：weixin_38622611

  1. 小间距QFN封装PCB设计串扰抑制分析

  2. 一、引言 　　随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析，为此类设计提供参考。 　　二、问题分析 　　在PCB设计中，QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的

  3. 所属分类：其它

  1. PCB设计中的器件封装问题

  2. MLCC温度特性由 EIA 规格与 JIS 规格等制定。分类表，如上图所示，5U/Y5V 、Z5U/Z5V 也已经改为归为第二类，其实也很多场景不再使用。所以，通用 MLCC 大致可分为 I 类（低电容率系列、顺电体）和 II 类（高电容率系列、铁电体）两类。　　一类为温度补偿类 NP0 电介质这种电容器电气性能稳定，基本上不随温度、电压、时间的改变，属超稳定型、低损耗电容材料类型，适用在对稳定性、可靠性要求较高的高频、特高频、甚高频电路中。　　二类包括 X5R、X8R、X6S、Y5V 等，主材

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：401kb
    • 提供者：weixin_38565221
« 12 »