注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 华为公司PCB布线规范

  2. 短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。

  3. 所属分类：网络基础

    • 发布日期：2009-07-15
    • 文件大小：482kb
    • 提供者：lovebeyond1014

  1. 拓扑结构与信号质量

  2. 讲述PCB走线拓扑与信号质量的关系，包括拓扑类型、信号质量。

  3. 所属分类：硬件开发

    • 发布日期：2018-03-27
    • 文件大小：655kb
    • 提供者：dongge10

  1. DDR2Layout指导手册

  2. DDR2Layout指导手册 DDR布线通常是一款硬件产品设计中的一个重要的环节，也正是因为其重要性，网络上也有大把的人在探讨DDR布线规则，有很多同行故弄玄虚，把DDR布线说得很难，我在这里要反其道而行之，讲一讲DDR布线最简规则与过程。 如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。 第一步，确定拓补结构（仅在多片DDR芯片时有用） 首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3

  3. 所属分类：硬件开发

    • 发布日期：2018-04-20
    • 文件大小：2mb
    • 提供者：fanpeng314

  1. Allegro走线T点的设置

  2. Allegro走线T点的设置，在DDR的拓扑结构中应用。详细的说明了T点在allegro PCB设计软件中如何设置和使用。

  3. 所属分类：硬件开发

    • 发布日期：2018-04-29
    • 文件大小：195kb
    • 提供者：weixin_42099970

  1. 继电器矩阵在PCB功能检测中的应用

  2. 介绍了继电器矩阵结构的特点、基本驱动控制方式,重点描述了矩阵继电器在PCB功能检测系统中的开发与应用,提出了级联式继电器网络的拓扑结构的实现。通过PLC软件灵活设置被测电路板的输入/输出通道,而不改动任何硬件连线,实现了测试信号源及输出信号处理器与被测PCB的I/O引脚之间的灵活连接,节约了测试系统的走线,使PCB功能检测系统具有一定的通用性。

  3. 所属分类：其它

    • 发布日期：2020-05-17
    • 文件大小：336kb
    • 提供者：weixin_38502510

  1. 再谈USB3.0-测试关键技术.pdf

  2. 笔者这篇文章将总结 USB3.0 的测试方案，归纳 USB3.0 发射并重点介绍接收测试的一些关键技术和原理，比如 USB 3.0 的一致性通道、抖动传递函数、接收端的均衡技术、接收端抖动一致性和容忍度测试的原理、如何进入环回、如何进行 SER（误符号率）测试、以及一些实际测试中的常见问题，与读者分享。致性通道(comp| iance channels) 为了更好的模拟实际的USB3.0拓扑,及反映真实最极端情况下USB3.0的电 气性能,规范根据典型的走线长度和最长的电缆长度,定义了几种不同的

  3. 所属分类：硬件开发

    • 发布日期：2019-10-07
    • 文件大小：1mb
    • 提供者：lb522403323

  1. Protel DXP 教程_604790.pdf

  2. Protel DXP 教程_604790第1章 Protel DXP介 使用 下对 protel DXP的原理图设计系统和印制电路板设计系统的特点作一下简要介纽。 12.1原理图设计系统 Protel Dxp的原理图编辑器为用户提共高速、智能的原理图编辑于段,在 Protel dxp 的原理图编辑器内,可以输出设计κB板所必耑的网络表文件,可以设定B板设计的电 气法则,丕可以根据用户的要求,锎出令用户满意的原埋饜设计图纸。 Protel DXp提供了丰宫的元件阵,在它的元侶阵甲,用户可以找到所怼

  3. 所属分类：嵌入式

    • 发布日期：2019-09-04
    • 文件大小：54mb
    • 提供者：y1016354741

  1. 高速PCB 串扰分析及其最小化

  2. 本文介绍了几种拓扑连接结构间的基本区别，及在背板设计时所需要考虑的不同因素，尤其是通过背板以点对 点的传输线方式进行连接时的关键之处，包括PCB 走线的结构、过孔、器件封装以及背板连接器。我们还为设计 人员提供了一个PCB 设计检查表。我们还进行了一些关于频率方面的讨论并给出一些建议。最后介绍了莱迪思的 FPSC产品线和它的高速背板接口，它们通过CML差分接口提供高达3.7Gbp s 的串行数据流。

  3. 所属分类：嵌入式

    • 发布日期：2012-02-19
    • 文件大小：150kb
    • 提供者：taoguowo

  1. PCB走线的拓扑结构

  2. 解决传输线效应的一个有效方法是选择正确的布线路径和终端拓扑结构，下面一起来学习一下

  3. 所属分类：其它

    • 发布日期：2020-07-17
    • 文件大小：48kb
    • 提供者：weixin_38501299

  1. 关于DDR3信号扇出和走线问题解析

  2. DDR3内存已经被广泛地使用，专业的PCB设计工程师会不可避免地会使用它来设计电路板。本文为您提出了一些关于DDR3信号正确扇出和走线的建议，这些建议同样也适用于高密度、紧凑型的电路板设计。 DDR3设计规则和信号组 让我们从以DDR3信号分组建立高速设计规则讲起。在DDR3布线时，一般要将它的信号分成命令信号组、控制信号组、地址信号组、数据信号0/1/2/3/4/5/6/7分组、时钟信号组以及其他。推荐的做法是，在同一组别中的所有信号按照“相同的方式”走线，使用同种拓扑结构以及布线层。

  3. 所属分类：其它

  1. 画走线的多层拓扑结构的基本步骤

  2. 解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：58kb
    • 提供者：weixin_38665193

  1. PCB技术中的高速PCB布线拓扑

  2. 走线的拓扑结构是指一个网络的布线顺序及布线结构。对于多负载的网络，根据实际情况，选择合适的布线拓扑结构并采取正确的“地”端接方式很重要。通常情形下，PCB走线可以选用如图所示的几种拓扑结构。 　　图  几种典型拓扑结构 　　（1）点到点 　　如图2（a）所示的是点到点的拓扑结构，比较简单，只要在驱动端或接收端进行适当的阻抗匹配（通常情况下使用其中的一种就够了，有的电路会出现要求同时使用两种匹配的情况），便可以得到较好的信号完整性。 　　（2）菊花链 　　当网络的整个走线长度延迟小于信号

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：78kb
    • 提供者：weixin_38519763

  1.  MPC8379E与 DDR2之间的PCB布线及仿真设计

  2. 研究了MPC8379E处理器的相关资料和DDR2的特性，以及它们之间PCB布线的规则和仿真设计。由于MPC8379E和DDR2都具有相当高的工作频率，所以他们之间的走线必须满足高速PCB布线规则，还要结合实际系统中的层叠、阻抗等，采取特殊布线方法。本文使用EDA工具Cadence仿真设计了DDR2拓扑结构和信号完整性。

  3. 所属分类：其它

  1. 高速PCB布线拓扑

  2. 走线的拓扑结构是指一个网络的布线顺序及布线结构。对于多负载的网络，根据实际情况，选择合适的布线拓扑结构并采取正确的“地”端接方式很重要。通常情形下，PCB走线可以选用如图所示的几种拓扑结构。 　　图  几种典型拓扑结构 　　（1）点到点 　　如图2（a）所示的是点到点的拓扑结构，比较简单，只要在驱动端或接收端进行适当的阻抗匹配（通常情况下使用其中的一种就够了，有的电路会出现要求同时使用两种匹配的情况），便可以得到较好的信号完整性。 　　（2）菊花链 　　当网络的整个走线长度延迟小于信号

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：84kb
    • 提供者：weixin_38654415