注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高速信号设计分析 pcb 传输线理论 高速信号设计分析 pcb 传输线理论

  2. 高速信号设计分析 pcb 传输线理论 串扰 数字信号处理及其matlab实现 基于信号完整性高速

  3. 所属分类：其它

    • 发布日期：2010-04-11
    • 文件大小：9mb
    • 提供者：ruotianhan

  1. PCB 高速布线法则

  2. 该文档详细的解说关于PCB高速信号布线的规则

  3. 所属分类：专业指导

    • 发布日期：2010-04-14
    • 文件大小：394kb
    • 提供者：uwjun

  1. 英特尔PCB高速信号设计

  2. 英特尔高速信号设计参考，PCB走线原则，EMI/ESD走线设计

  3. 所属分类：专业指导

    • 发布日期：2010-09-09
    • 文件大小：729kb
    • 提供者：yang_zb

  1. ADI官方高速信号布线技巧

  2. ADI官方的高速信号线PCB布线指南，包括PCB设计包含的基本说明和介绍，如单位换算，层叠等，从最基本概念到高速PCB布线技巧的说明文档。

  3. 所属分类：硬件开发

    • 发布日期：2018-08-07
    • 文件大小：1mb
    • 提供者：licfu

  1. PCB高速信号布线技巧学习笔记总结.pdf

  2. PCB高速信号布线技巧学习笔记总结，高频信号线走在表层容易产生较大电磁辐射，也容易受到外界电磁辐射或者因此的干扰。

  3. 所属分类：硬件开发

    • 发布日期：2020-03-29
    • 文件大小：67kb
    • 提供者：anywaydoit

  1. 高速信号设计入门.pdf

  2. 华为编撰的，解释高速信号系统设计的规范性文件，适合初学者入门使用。文内介绍了区分高速低速信号的一般性方法、高速信号的PCB布线中常见问题的解释和对应方法等等。

  3. 所属分类：硬件开发

    • 发布日期：2019-12-30
    • 文件大小：869kb
    • 提供者：zouhb

  1. PCB中过孔对高速信号传输的影响

  2. PCB中过孔对高速信号传输的影响 在高速信号中过孔会导致阻抗不匹配

  3. 所属分类：硬件开发

    • 发布日期：2011-08-22
    • 文件大小：4kb
    • 提供者：wangyuchan1986

  1. 高速信号走线屏蔽规则

  2. 规则一：高速信号走线屏蔽规则 如上图所示：在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。规则二：高速信号的走线闭环规则由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，很容易出现这种失误，如下图所示： 时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。规则三：高速信号的走线开环规则规

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：129kb
    • 提供者：weixin_38672807

  1. PCB高速设计信号完整性5个经验

  2. 在高速PCB电路设计过程中，经常会遇到信号完整性问题，导致信号传输质量不佳甚至出错。那么如何区分高速信号和普通信号呢?很多人觉得信号频率高的就是高速信号，实则不然。我们知道任何信号都可以由正弦信号的N次谐波来表示，而信号的最高频率或者信号带宽才是衡量信号是否是高速信号的标准。1、隔离一块PCB板上的元器件有各种各样的边值(edge rates)和各种噪声差异。对改善SI最直接的方式就是依据器件的边值和灵敏度，通过PCB板上元器件的物理隔离来实现。图1是一个实例。在例子中，供电电源、数字I/O端口

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：179kb
    • 提供者：weixin_38666208

  1. PCB关键信号如何去布线

  2. 在PCB布线规则中，有一条“关键信号线优先”的原则，即电源、摸拟信号、高速信号、时钟信号、差分信号和同步信号等关键信号优先布线。接下来，我们不妨就来详细了解下这些关键信号的布线要求。 模拟信号布线要求模拟信号的主要特点是抗干扰性差，布线时主要考虑对模拟信号的保护。对模拟信号的处理主要体现在以下几点：1. 为增加其抗干扰能力，走线要尽量短。2. 部分模拟信号可以放弃阻抗控制要求，走线可以适当加粗。3. 限定布线区域，尽量在模拟区域内完成布线，远离数字信号。高速信号布线要求1. 多层布线高

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：89kb
    • 提供者：weixin_38612568

  1. PCB高速信号电路设计的三大布线技巧

  2. PCB板的设计是电子工程师的必修课，而想要设计出一块完美的PCB板也并不是看上去的那么容易。一块完美的PCB板不仅需要做到元件选择和设置合理，还需要具备良好的信号传导性能。本文将会就PCB高速信号电路设计中的布线技巧知识，展开详细介绍和分享，希望能够对大家的工作有所帮助。

  3. 所属分类：其它

    • 发布日期：2020-07-23
    • 文件大小：58kb
    • 提供者：weixin_38685608

  1. PCB高速信号电路设计的三大布线技巧详解

  2. PCB板的设计是电子工程师的必修课，而想要设计出一块完美的PCB板也并不是看上去的那么容易。一块完美的PCB板不仅需要做到元件选择和设置合理，还需要具备良好的信号传导性能。本文将会就PCB高速信号电路设计中的布线技巧知识，展开详细介绍和分享，希望能够对大家的工作有所帮助。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：59kb
    • 提供者：weixin_38616505

  1. PCB高速信号电路设计技巧分享之布线技术

  2. PCB板的设计是电子工程师的必修课，而想要设计出一块完美的PCB板也并不是看上去的那么容易。一块完美的PCB板不仅需要做到元件选择和设置合理，还需要具备良好的信号传导性能。本文将会就PCB高速信号电路设计中的布线技巧知识，展开详细介绍和分享，希望能够对大家的工作有所帮助。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：58kb
    • 提供者：weixin_38506138

  1. 详解PCB高速信号电路设计的三大布线技巧

  2. PCB板的设计是电子工程师的必修课，而想要设计出一块完美的PCB板也并不是看上去的那么容易。一块完美的PCB板不仅需要做到元件选择和设置合理，还需要具备良好的信号传导性能。本文将会就PCB高速信号电路设计中的布线技巧知识，展开详细介绍和分享，希望能够对大家的工作有所帮助。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：59kb
    • 提供者：weixin_38669793

  1. 嵌入式系统/ARM技术中的PCB高速信号电路设计的三大布线技巧详解

  2. PCB板的设计是电子工程师的必修课，而想要设计出一块完美的PCB板也并不是看上去的那么容易。一块完美的PCB板不仅需要做到元件选择和设置合理，还需要具备良好的信号传导性能。本文将会就PCB高速信号电路设计中的布线技巧知识，展开详细介绍和分享，希望能够对大家的工作有所帮助。     合理使用多层板进行PCB布线     在 PCB板的实际设计过程中，大部分工程师都会选择使用多层板来完成高速信号布线工作，这种多层板既是必不可少的组成部分，也是帮助工程师降低电路干扰的有效手段。在利用多层板来完成P

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：65kb
    • 提供者：weixin_38697753

  1. PCB技术中的PCB高速信号的频谱

  2. 标准时钟信号波形是梯形的周期数字脉冲，如图1所示，脉冲周期为T；信号上升时间为tr；信号下降时间为tf。假设tr＝tf，高电平维持时间为to，定义数字脉冲宽度为τ＝to＋tr。 　　图1 数字时钟信号 　　将此时钟信号作傅里叶展开如下： 　　通过上式的傅里叶展开可以得到此时大致的时钟信号离散频谱，如图2所示.可见数字信号的频谱并不局限于其时钟频率，而是覆盖很宽的频率范围。例如，一个时钟频率为33 MHz的数字系统，它的三次谐波分量接近100 MHz。电路板上的元件、走线、封装、连接

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：89kb
    • 提供者：weixin_38538264

  1. PCB技术中的PCB高速信号

  2. 英特尔的创始人之一摩尔曾经预测：每隔18个月计算机的性能将翻倍，历史证明了这个预测。衡量计算机性能指标的一个重要指标就是处理器芯片的时钟频率，如图所示说明了英特尔处理器时钟频率的发展趋势：大约每两年时钟频率就能提高一倍。摩尔定律反映了半导体行业的发展趋势2001年半导体行业协会对未来芯片上时钟频率做了一个规划［半导体国际技术发展蓝图（ITRS）］，根据规划，随着处理器时钟频率不断增长，必然意味着系统上的数据传输速率、总线速率不断增长。此外，其他产品如高速通信产品中的数据传输率和时钟频率也会加速提

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：55kb
    • 提供者：weixin_38689736

  1. 富士通首批4x I/O连接器模块可简化PCB高速信号布线

  2. 富士通元件美国公司(Fujitsu Components America Inc.)推出了第一批4x I/O连接器模块，支持高速信号传输。该模块增加I/O端口密度以及印刷电路板(PCB)上的可用空间，简化主印刷电路板(PCB)上的高速信号布线。                    I/O连接器模块FCN-268Y032-A支持高速传输并增加了端口密度。   　　 Multi-IO microGiGaCN系列中的第一种模块是FCN-268Y032-A。这是一个4个4x链路的2x2堆叠模块，满足4

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：52kb
    • 提供者：weixin_38659789

  1. PCB高速信号的频谱

  2. 标准时钟信号波形是梯形的周期数字脉冲，如图1所示，脉冲周期为T；信号上升时间为tr；信号下降时间为tf。假设tr＝tf，高电平维持时间为to，定义数字脉冲宽度为τ＝to＋tr。 　　图1 数字时钟信号 　　将此时钟信号作傅里叶展开如下： 　　通过上式的傅里叶展开可以得到此时大致的时钟信号离散频谱，如图2所示.可见数字信号的频谱并不局限于其时钟频率，而是覆盖很宽的频率范围。例如，一个时钟频率为33 MHz的数字系统，它的三次谐波分量接近100 MHz。电路板上的元件、走线、封装、连接

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：111kb
    • 提供者：weixin_38720256

  1. PCB高速信号

  2. 英特尔的创始人之一摩尔曾经预测：每隔18个月计算机的性能将翻倍，历史证明了这个预测。衡量计算机性能指标的一个重要指标就是处理器芯片的时钟频率，如图所示说明了英特尔处理器时钟频率的发展趋势：大约每两年时钟频率就能提高一倍。摩尔定律反映了半导体行业的发展趋势2001年半导体行业协会对未来芯片上时钟频率做了一个规划［半导体国际技术发展蓝图（ITRS）］，根据规划，随着处理器时钟频率不断增长，必然意味着系统上的数据传输速率、总线速率不断增长。此外，其他产品如高速通信产品中的数据传输率和时钟频率也会加速提

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：58kb
    • 提供者：weixin_38741030
« 12 3 4 5 6 7 8 9 10 ... 40 »