注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于 PLX9030 的 PCI 接口设计.pdf

  2. 基于 PLX9030 的 PCI 接口设计.pdf

  3. 所属分类：专业指导

    • 发布日期：2010-06-04
    • 文件大小：994kb
    • 提供者：zqs0394

  1. PCI接口设计指南.pdf

  2. 本文讨论从PCI PCI-Slave 接口电路的 VLSI 设计方法文章从总体设计思路接口内侧 用户侧通讯协议的制定顶层各功能块和状 态机等各个角度对从PCI 接口的设计方法作了较 为全面的介绍并以写通道缓存器为例介绍了一 个完整的底层Verilog HDL 设计

  3. 所属分类：专业指导

    • 发布日期：2010-06-17
    • 文件大小：138kb
    • 提供者：quenannan

  1. PCI接口设计及PCI9054

  2. 详细介绍了有关PCI的接口设计和芯片PCI9054的使用方法及注意事项，对PCI的开发有很大的用处

  3. 所属分类：电信

    • 发布日期：2012-07-06
    • 文件大小：2mb
    • 提供者：zc_0809

  1. PCI接口设计

  2. PCI(Peripheral Component Interconnect)总线接口的实现方法主要有以下两种：(1)单独的PCI接口芯片a(2)基于CPLD(Complex PTo掣a蚴ableLogicalDevice)或FI'GA(Field ProgrammableGateArray)设计PCI接口。本文分别介绍了这两种方法。

  3. 所属分类：硬件开发

    • 发布日期：2013-09-11
    • 文件大小：2mb
    • 提供者：qiongqiong303

  1. FPGA的PCI接口设计

  2. 基于FPGA的PCI接口设计_胡和平， 学位论文

  3. 所属分类：硬件开发

    • 发布日期：2015-05-29
    • 文件大小：261kb
    • 提供者：u013043196

  1. PCI接口设计指南.pdf

  2. PCI接口设计指南,帮助你了解基本的PCI接口设计特点。

  3. 所属分类：专业指导

    • 发布日期：2008-11-20
    • 文件大小：138kb
    • 提供者：fdmakk1

  1. 一种基于CPLD的单片机与PCI接口设计方案

  2. 8位单片机在嵌入式系统中应用广泛，然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线，8位数据端口，而PCI总线2.0规范中，除了有32位地址数据复用AD[3～0]外，还有FRAME、IRDY、TRDY等重要的信号线。让单片机有限的I/O端口来直接控制如此众多的信号线是不可能的。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：80kb
    • 提供者：weixin_38499553

  1. 基于CPLD的单片机与PCI接口设计解决方案

  2. 本文给读者讲解了基于CPLD的单片机与PCI接口设计解决方案，本设计电路结构简单、体积小，1片CPLD芯片足够，并且控制方便，供读者学习设计参考。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：84kb
    • 提供者：weixin_38670433

  1. 一种基于CPLD的单片机与PCI接口设计解决方案

  2. 8位单片机在嵌入式系统中应用广泛,然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线,8位数据端口,而PCI总线2.0规范中,除了有32位地址数据复用AD[3～0]外,还有FRAME、IRDY、TRDY等重要的信号线。让单片机有限的I/O端口来直接控制如此众多的信号线是不可能的。

  3. 所属分类：其它

    • 发布日期：2020-08-25
    • 文件大小：96kb
    • 提供者：weixin_38613548

  1. 基于CPLD的单片机PCI接口设计

  2. 8位单片机在嵌入式系统中应用广泛，然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线，8位数据端口，而PCI总线2.0规范中，除了有32位地址数据复用AD[3～0]外，还有FRAME、IRDY、TRDY等重要的信号线。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：152kb
    • 提供者：weixin_38732277

  1. 基于WISHBONE总线的双向PCI高速传输接口设计

  2. 针对目前设计的PCI卡存在传输速度慢、复杂度高和购买PCI核价格昂贵的问题，提出了一种基于WISHBONE总线的PCI接口双向传输设计的新方案。系统采用开源的WISHBONE总线的PCI接口的IP核，设计了基于Xilinx Aritx-7系列FPGA芯片的PCI接口卡，该卡兼容5 V和3.3 V电平；采用DMA（直接内存存取）方式进行高速数据传输。实验表明，设计的PCI接口运行在主模式时，数据传输速率可达65×32 Mb/s，传输速率明显提升，且数据传输准确稳定， 达到了设计目的，为高速PCI接

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：254kb
    • 提供者：weixin_38656741

  1. 基于一种EP2SGX系列FPGA的PCI接口设计

  2. 在现代雷达数据处理系统和其他应用系统中，传统的ISA、EISA等总线已逐渐无法适应高速数据传输的要求。而PCI局部总线以其高性能、低成本、使用方便和适应性等优点成为大多数系统的主流总线。其中常用的33 MHz、32位的PCI总线尖峰传输速率为132 MB／s。PCI总线接口相对其他总线接口来说是比较复杂的，它有着严格的同步时序要求，且为了实现即插即用和自动配置，PCI总线的配置空间有许多配置寄存器需要设置。本文在简要介绍PCI总线及其特点的基础上，介绍了如何利用FPGA设计PCI总线的接口电路，

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：172kb
    • 提供者：weixin_38665046

  1. 基于CPLD的单片机与PCI接口设计解决方案

  2. 用CPLD实现单片机与PCI总线接口的并行通信，电路结构简单、体积小，1片CPLD芯片足够，并且控制方便，实时性强，通信效率高。本设计方法已成功地应用于作者开发的各种数据采集系统中，用作单片机与PC104之间的并行数据通信，效果非常理想。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：85kb
    • 提供者：weixin_38513665

  1. 基于CPLD的单片机PCI接口设计

  2. 详细阐述一种利用CPLD实现的8位单片机与PCI设备间的通信接口方案，给出用ABEL HDL编写的主要源程序。该方案在实践中检验通过。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：148kb
    • 提供者：weixin_38501045

  1. 一种基于CPLD的单片机与PCI接口设计解决方案

  2. 8位单片机在嵌入式系统中应用广泛，然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线，8位数据端口，而PCI总线2.0规范中，除了有32位地址数据复用AD[3～0]外，还有FRAME、IRDY、TRDY等重要的信号线。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：91kb
    • 提供者：weixin_38680475

  1. 基于EP2SGX系列FPGA的PCI接口设计

  2. 在现代雷达数据处理系统和其他应用系统中，传统的ISA、EISA等总线已逐渐无法适应高速数据传输的要求。而PCI局部总线以其高性能、低成本、使用方便和适应性等优点成为大多数系统的主流总线。其中常用的33 MHz、32位的PCI总线尖峰传输速率为132 MB／s。PCI总线接口相对其他总线接口来说是比较复杂的，它有着严格的同步时序要求，且为了实现即插即用和自动配置，PCI总线的配置空间有许多配置寄存器需要设置。本文在简要介绍PCI总线及其特点的基础上，介绍了如何利用FPGA设计PCI总线的接口电路，

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：263kb
    • 提供者：weixin_38515270

  1. EDA/PLD中的基于一种EP2SGX系列FPGA的PCI接口设计

  2. 0 引 言 　　在现代雷达数据处理系统和其他应用系统中，传统的ISA、EISA等总线已逐渐无法适应高速数据传输的要求。而PCI局部总线以其高性能、低成本、使用方便和适应性等优点成为大多数系统的主流总线。其中常用的33 MHz、32位的PCI总线尖峰传输速率为132 MB／s。PCI总线接口相对其他总线接口来说是比较复杂的，它有着严格的同步时序要求，且为了实现即插即用和自动配置，PCI总线的配置空间有许多配置寄存器需要设置。本文在简要介绍PCI总线及其特点的基础上，介绍了如何利用FPGA设计PC

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：257kb
    • 提供者：weixin_38735782

  1. 基于FPGA的PCI接口设计

  2. 摘 要： 介绍一种使用PCI宏核逻辑进行的更加简单高效的PCI口设计方法。该方法将PCI接口和PCI用户逻辑集成在一片FPGA里，可以对整个逻辑进行仿真调试，大大缩短了开发周期、提高了系统集成度和性能。重点叙述了ALTERA公司提供的32位TAGET接口宏核pci_t32的原理和结构，分析了时序设计要点，给出了典型应用的逻辑设计框图和注意事项。关键词：PCI总线 接口 现场可编程逻辑阵列 仿真   1 PCI总线及其接口概述PCI总线是高速同步总线，具有32bit总线宽度，工作频率是

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：213kb
    • 提供者：weixin_38657457

  1. 一种基于CPLD的单片机与PCI接口设计解决方案

  2. 0 引言       8位单片机在嵌入式系统中应用广泛，然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线，8位数据端口，而PCI总线2.0规范中，除了有32位地址数据复用AD[3～0]外，还有FRAME、IRDY、TRDY等重要的信号线。让单片机有限的I/O端口来直接控制如此众多的信号线是不可能的。一种可行的方案就是利用CPLD作为沟通单片机与PCI设备间的桥梁，充分利用CPLD中I/O资源丰富、用户可自定制逻辑的优势，来帮助单片机完成与PCI设备间的通信任务。

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：111kb
    • 提供者：weixin_38591223

  1. 基于CPLD的单片机PCI接口设计

  2. 8位单片机在嵌入式系统中应用广泛，然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线，8位数据端口，而PCI总线2.0规范中，除了有32位地址数据复用AD[3～0]外，还有FRAME、IRDY、TRDY等重要的信号线。让单片机有限的I/O端口来直接控制如此众多的信号线是不可能的。一种可行的方案就是利用CPLD作为沟通单片机与PCI设备间的桥梁，充分利用CPLD中I/O资源丰富，用户可自定制逻辑的优势，来帮助单片机完成与PCI设备间的通信任务。        1 PC

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：95kb
    • 提供者：weixin_38619613
« 12 3 4 5 6 7 8 9 10 ... 35 »