注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA时钟设计简介

  2. 关于FPGA时钟设计的ppt。 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操 作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将 导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可 分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-05
    • 文件大小：649kb
    • 提供者：fengshuiyi

  1. FPGA 时钟问题揭秘

  2. 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良 的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。在设计PLD/FPGA 时通常采用几 种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型 的任意组合。

  3. 所属分类：硬件开发

    • 发布日期：2011-06-18
    • 文件大小：183kb
    • 提供者：sun1985123

  1. 数字系统设计-PLD-FPGA竞赛选题参考

  2. 数字系统设计-PLD-FPGA竞赛选题参考 可以用于数字系统设计电设的课题选取参考数字系统设计-PLD-FPGA竞赛选题参考 可以用于数字系统设计电设的课题选取参考

  3. 所属分类：嵌入式

    • 发布日期：2011-07-10
    • 文件大小：270kb
    • 提供者：index61index

  1. 学习FPGA用哪种硬件描述语言比较好

  2. 选择VHDL还是verilog HDL？这是一个初学者最常见的问题。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。 选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。 当然，如果您是集成电路（ASIC）设计人员，则必须首先掌握verilog，因为在IC设计领域，90％以上的公司都是采用verilog进行IC设计。对于PLD/FPGA设计者而言，两种语言可以自由选择。

  3. 所属分类：硬件开发

    • 发布日期：2012-04-15
    • 文件大小：20kb
    • 提供者：ayingawei

  1. fpga经验谈.pdf

  2. FPGA/CPLD数字电路设计经验分享 摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。 关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间 1 数字电路设计中的几个基本概念： 1.1 建立时间和保持时间： 建

  3. 所属分类：硬件开发

    • 发布日期：2013-09-19
    • 文件大小：1mb
    • 提供者：ftblm

  1. FPGA新手入门，原理与结构

  2. 新手可以读一读，对PLD/FPGA的原理有个初步的概念。

  3. 所属分类：硬件开发

    • 发布日期：2009-04-13
    • 文件大小：325kb
    • 提供者：mch_lol

  1. FPGA基础知识：详解时钟

  2. 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：91kb
    • 提供者：weixin_38711149

  1. 低电压PLD/FPGA的供电设计

  2. 本篇文章主要介绍了低电压PLD/FPGA的供电设计，感兴趣的朋友可以参考下。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：54kb
    • 提供者：weixin_38584731

  1. PLD/FPGA入门，新手必备基础知识

  2. PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable Gate Array）的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。 PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：72kb
    • 提供者：weixin_38572979

  1. DSP中的FPGA公司概述

  2. 随着可编程逻辑器件应用的日益广泛，许多IC制造厂家涉足PLD/FPGA领域。目前世界上有十几家生产CPLD/FPGA的公司，最大的三家是：ALTERA，XILINX，Lattice，其中ALTERA和XILINX占有了60%以上的市场份额。 　　可编程逻辑器件 英文全称为：programmable logic device 即 PLD。 　　PLD是做为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。这样就可以由设计人员自

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：95kb
    • 提供者：weixin_38678796

  1. EDA/PLD中的FPGA时钟设计

  2. 摘要： 在FPGA 设计中， 为了成功地操作， 可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/ FPGA 时通常采用如下四种类型时钟： 全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统包括上述四种时钟类型的任意组合。 　　对于一个设计项目来说， 全局时钟是最简单和最可预测的时钟。在PLD/ FPGA 设计中最好的时钟方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。PLD/

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：343kb
    • 提供者：weixin_38729336

  1. 嵌入式系统/ARM技术中的PLD/FPGA硬件语言设计verilog HDL概述

  2. HDL概述 　　PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。FPGA是现场可编程门阵列（Field Programable Gate Ar

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：89kb
    • 提供者：weixin_38686231

  1. PLD/FPGA硬件编程语言Verilog HDL

  2. PLD/FPGA硬件语言设计verilogHDL,HDL概述随着EDA技术的发展，使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和verilogHDL及SystemVerilog。VHDL发展的较早，语法严格;而VerilogHDL是在C语言的基础上发展起来的一种硬

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：70kb
    • 提供者：weixin_38714162

  1. 基础电子中的PLD/FPGA入门 新手必备基础知识

  2. PLD是可编程逻辑器件(Programable Logic Device)的简称，FPGA是现场可编程门阵列(Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。 PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。 　　PLD能做什么呢?可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：73kb
    • 提供者：weixin_38589150

  1. 基于微处理器和FPGA的嵌入式配置模式

  2. 可编程逻辑器件(PLD)广泛应用在各种电路设计中。基于查找表技术、SRAM工艺的大规模PLD/FPGA，密度高且触发器多，适用于复杂的时序逻辑，如数字信号处理和各种算法的设计。类器件使用SRAM单元存储配置数据。配置数据决定了PLD内部互连和功能，改变配置数据，也就改变了器件的逻辑功能。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：116kb
    • 提供者：weixin_38745003

  1. EDA/PLD中的PLD/FPGA 结构与原理初步

  2. 一.查找表（Look-Up-Table)的原理与结构 采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：67kb
    • 提供者：weixin_38632916

  1. EDA/PLD中的PLD/FPGA 结构与原理初步（一）

  2. 一.基于乘积项（Product-Term)的PLD结构 采用这种结构的PLD芯片有：Altera的MAX7000，MAX3000系列（EEPROM工艺）,Xilinx的XC9500系列（Flash工艺）和Lattice,Cypress的大部分产品（EEPROM工艺） 我们先看一下这种PLD的总体结构（以MAX7000为例，其他型号的结构与此都非常相似）： 图1 基于乘积项的PLD内部结构 这种PLD可分为三块结构：宏单元（Marocell)，可编程连线（PIA)和I/O控制块。 宏单元是

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：52kb
    • 提供者：weixin_38611527

  1. EDA/PLD中的低电压PLD/FPGA的供电设计

  2. 由于半导体制造工艺的原因，低电压器件的成本比传统5V器件更低，性能更优，加上多数器件的I/O脚可以兼容5v/3.3v TTL电平，可以直接使用在原有系统中，所以各大半导体公司都将3.3v,2.5v等低电压集成电路作为推广重点，如高端的DSP,PLD/FPGA产品已广泛采用3.3v,2.5v甚至1.8v,1.5v供电。 面对低电压芯片的广泛使用，我们不得不重新改造我们的电源系统。 世界大规模集成电路供电发展趋势 那么如何得到3.3v,2.5v等低电压呢？ 通常我们可以采用三种方法： 1． 采

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：57kb
    • 提供者：weixin_38631049

  1. EDA/PLD中的ALTERA FPGA在微处理器系统中的在应用配置

  2. 可编程逻辑器件（PLD）广泛应用在各种电路设计中。基于查找表技术、SRAM工艺的大规模PLD/FPGA，密度高且触发器多，适用于复杂的时序逻辑，如数字信号处理和各种算法的设计。这类器件使用SRAM单元存储配置数据。配置数据决定了PLD内部互连和功能，改变配置数据，也就改变了器件的逻辑功能。SRAM编程时间短，为系统动态改变PLD的逻辑功能创造了条件。但由于SRAM的数据是易失的，配置数据必须保存在PLD器件以外的非易失存储器内，才能实现在线可重配置（ICR）。 1 在应用配置（动态配置）

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：91kb
    • 提供者：weixin_38704922

  1. PLD/FPGA入门 新手必备基础知识

  2. PLD是可编程逻辑器件(Programable Logic Device)的简称，FPGA是现场可编程门阵列(Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。 PLD是电子设计领域中活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。 　　PLD能做什么呢?可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：72kb
    • 提供者：weixin_38734506
« 12 3 4 5 6 7 8 9 10 ... 50 »