01 试看小梅哥fpga设计思想与验证方法视频：http://bbs.elecfans.com/jishu_484523_1_1.html 02 芯航线FPGA开发平台设计初衷：http://bbs.elecfans.com/jishu_514523_1_1.html 03 芯航线FPGA学习平台介绍：http://bbs.elecfans.com/jishu_514526_1_1.html 04 芯航线FPGA学习平台焊接记录：http://bbs.elecfans.com/jishu_51

本实例使用Quartus II中用于例化IP核的Megafunction配置一个PLL模块，PLL模块产生的25MHz时钟进行24位循环计数，24位计数器的最高位赋值给连接到LED指示灯的引脚上，由此实现了LED以固定频率闪烁的效果。

本实例使用了一个PLL的硬核IP模块。关于PLL，这里简单的做些基础扫盲。PLL(Phase Locked Loop)，即锁相回路或锁相环。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。