注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 锁相环路(PLL)电路设计实例

  2. 锁相环路(PLL)电路设计实例

  3. 所属分类：嵌入式

    • 发布日期：2011-12-20
    • 文件大小：604kb
    • 提供者：bbcc_123

  1. 最全面最权威的锁相环PLL原理与应用资料

  2. 关于锁相环PLL原理与应用资料锁——相环(PLL)电路设计与应用(日)远坂俊昭——还有一个软件

  3. 所属分类：电信

    • 发布日期：2011-12-22
    • 文件大小：19mb
    • 提供者：xuzhanghou

  1. PLL电路的研究及在信号产生中的应用资料.rar

  2. 摘要：随着科学技术的发展，锁相环PLL是自动频率控制和自动相位控制技术的融合。鉴于其在通讯、航海、军事等发面的广泛应用，研究锁相环电路的特性有助于了解和提高锁相环电路的性能指标，使其在各领域得到更为广泛的应用和推广，其具有很强的实际应用价值。 本设计基于数字锁相环式频率合成技术,采用AT89S52单片机完成电压控制LC振荡器的控制。可控制单片机改变频率，步进为100KHz；可实时测量压控振荡器输出频率、输出电压峰—峰值，并用数码管显示器显示；在输出负载为容性阻抗时，用一个串联谐振回路提高其输出

  3. 所属分类：专业指导

    • 发布日期：2012-12-31
    • 文件大小：573kb
    • 提供者：ljl735887740

  1. 锁相环(PLL)电路设计与应用

  2. 锁相环(PLL)电路设计与应用 晶体管电路设计 上 空心电感 捣蛋总体设计

  3. 所属分类：其它

    • 发布日期：2013-05-12
    • 文件大小：98mb
    • 提供者：ulgsm4u

  1. 将集成VCO和外部PLL电路的频率合成器杂散输出降至最低.

  2. 使用带集成式VCO和外部PLL 的ADF4350 频率 合成器，通过隔离PLL 频率合成器电路与VCO电路将杂散 输出降至最低

  3. 所属分类：专业指导

    • 发布日期：2013-05-29
    • 文件大小：1mb
    • 提供者：u010885839

  1. 锁相环(PLL)电路设计与应用.pdf

  2. 锁相环(PLL)电路设计与应用.pdf 是一本很不错的书籍，很适合电子设计工作者

  3. 所属分类：硬件开发

    • 发布日期：2013-08-02
    • 文件大小：24mb
    • 提供者：skyer2012

  1. 锁相环(PLL)电路设计与应用

  2. 锁相环(PLL)电路设计与应用，日本写的一本书，很实用，通俗易懂

  3. 所属分类：电信

    • 发布日期：2013-11-10
    • 文件大小：24mb
    • 提供者：chen3884721

  1. 锁相环(PLL)电路设计与应用

  2. 锁相环(PLL)电路设计与应用,介绍鉴相器、环路滤波、VCO设计时所要主要事项

  3. 所属分类：专业指导

    • 发布日期：2015-02-11
    • 文件大小：24mb
    • 提供者：zlchin

  1. 锁相环(PLL)电路

  2. 锁相环(PLL)电路 通信电路设计 射频模块设计 无线通信

  3. 所属分类：其它

    • 发布日期：2015-03-31
    • 文件大小：15mb
    • 提供者：litang981218

  1. 锁相环(PLL)电路设计与应用

  2. 锁相环(PLL)电路设计与应用

  3. 所属分类：电信

    • 发布日期：2016-03-26
    • 文件大小：15mb
    • 提供者：l_u_cas

  1. 锁相环(PLL)电路设计与应用

  2. 锁相环(PLL)电路设计与应用 日本人编写的

  3. 所属分类：硬件开发

    • 发布日期：2016-07-07
    • 文件大小：24mb
    • 提供者：yanglijay

  1. 锁相环(PLL)电路设计与应用

  2. 《锁相环(PLL)电路设计与应用》是“图解电子工程师实用技术丛书”之一，《锁相环(PLL)电路设计与应用》主要介绍锁相环 (PLL)电路的设计与应用，内容包括PLL工作原理与电路构成、PLL电路的传输特性、PLL电路中环路滤波器的设计方法、PLL电路的测试与评价方法、PL L特性改善技术、实用的PLL频率合成器的设计与制作、可编程分频器的种类与工作原理以及电压控制振荡器等。

  3. 所属分类：硬件开发

    • 发布日期：2017-06-13
    • 文件大小：24mb
    • 提供者：hutuyi

  1. 如何设计并调试锁相环(PLL)电路.pdf

  2. 设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL 理论以及逻辑开发过程。本文介绍PLL设计的简易 方法，并提供有效、符合逻辑的方法调试PLL 问题。

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：418kb
    • 提供者：weixin_39841856

  1. 50~150MHZ高频VCO电路

  2. 电路的功能 本电路是50~150MHZ高频电压控制振荡器，可在通信机、信号发生器等高频电路中与PLL电路配合使用。 若在控制电压端加4~5V的直流置偏，使话音等信号在这里加权，则可作为FM调制器使用。 电路工作原理 本电路是高频的科尔皮兹振荡电路，线圈L1有两个抽头，制作简便，通过确定振荡频率并且经过试验来决定L1值。用变容二极管直接改变谐振频率，使VCO工作，振荡信号可从TR1射极输出，若从兼作缓冲器的输出放大器TR2输出L2起阻抗变换变压器的作用，L2由φ0.4

  3. 所属分类：其它

    • 发布日期：2020-07-16
    • 文件大小：30kb
    • 提供者：weixin_38645133

  1. 解读一种采用NE567接近无线探测器电路

  2. 具有一个AM锁定检测和输出驱动电路内置PLL电路。NE567的主要功能是推动负载（通常为LED）时，在其探测波段的频率是在IC的输入。中心频率，频段输入，输出延迟等可以使用外部元件编程。

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：91kb
    • 提供者：weixin_38733355

  1. RF至13GHz超快速建立PLL

  2. 电路功能与优势 　　图1所示PLL电路采用13 GHz小数N分频频率合成器、宽带有源环路滤波器和VCO，5°以内的200 MHz跳频相位建立时间短于5 µs。 　　采用带宽为2.4 MHz的有源环路滤波器获得该性能。由于ADF4159鉴频鉴相器（PFD）最大频率为110 MHz，并且AD8065运算放大器具有145 MHz的高增益带宽积，因此可获得该宽带宽环路滤波器性能。 　　有源滤波器中使用的AD8065运算放大器能够采用24 V电源电压工作，允许控制调谐

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：312kb
    • 提供者：weixin_38695471

  1. 数据转换/信号处理中的如何设计并调试锁相环PLL

  2. 简介 　　设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。 　　仿真 　　如果不在特定条件下进行仿真，则估计一个PLL电路的规格将会是十分困难的。因此，进行PLL设计的第一步应当是仿真。我们建议工程师使用ADIsimPLL软件运行基于系统要求的仿真，包括参考频率、步进频率、相位噪声（抖动）和频率杂散限制。 　　许多工程师面对如何选择参考频率会感到无

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：276kb
    • 提供者：weixin_38648968

  1. 基于PLL的高灵敏度自校准液面检测系统设计

  2. 针对高速医疗检测仪器对高灵敏和较强自适应能力的需求，提出一种基于PLL的自校准液面检测系统设计。该设计首先通过PLL电路将探针电容的变化转换为电压的变化，然后采用自校准算法调节PLL芯片VCIN的静态工作电压，最后结合自适应检测算法实现液面检测功能。实验表明，该液面检测系统中MCU输出的液面检测信号与检测电路产生的输出信号之间的延迟约为1.6 ms；同时能兼容样本针与试剂针液面检测系统，且所有探针的插入液面深度最大误差仅为0.37 mm，满足全自动生化分析仪的临床检验要求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：774kb
    • 提供者：weixin_38702726

  1. 单片机与DSP中的DSP内嵌PLL中的CMOS压控环形振荡器设计

  2. 摘要：介绍了一种用于DSP内嵌锁相环的低功耗、高线性CMOS压控环形振荡器。电路采用四级延迟单元来获得相位相差90°的正交输出时钟,每级采用调节电流源大小,改变电容放电速度的方式。基于SMIC 0.35μm CMOS工艺模型的仿真结果表明,电路可实现2MHz至90MHz的频率调节范围,在中心频率附近具有很高的调节线性度,且总功耗仅为3.5mW。 　　1 引言 　　在现代高性能 DSP 芯片设计中，锁相环（PLL）被广泛用作片内时钟发生器，实现相 位同步及时钟倍频。压控振荡器（VCO）作为PL

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：174kb
    • 提供者：weixin_38698927

  1. 基础电子中的PLL电路设计原理及制作

  2. 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。 　　无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。 　　如果采用PLL(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 　　一 PLL电路的基本构成 　　PLL电路的概要 　　图1所示的为PLL电路的

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：127kb
    • 提供者：weixin_38707192
« 12 3 4 5 6 7 8 9 10 ... 21 »