注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA IP 核

  2. IP核是具有知识产权的集成电路芯核的简称其作用是把一组拥有知识产权的、在数字电路中常用但又比较复杂的电路设计功能块(如FIR滤波器SDRAM控制器、PCI接口等)设计成可修改参数的集成模块构成芯片的基本单位,以供设计时直接调用从而大大避免重复劳动。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-26
    • 文件大小：2kb
    • 提供者：frj0315

  1. 基于FPGA的SOPC嵌入式系统设计与典型实例光盘实例2 DMA_UART-SDRAM

  2. 内容简介《基于FPGA的SOPC嵌入式系统设计与典型实例》全书通过核心技术与典型实例的形式，全面系统、深入浅出地介绍了基于FPGA的嵌入式SOPC系统设计技术与应用实例。全书共分14章，第1～3章简要介绍了FPGA硬件结构知识、VerilogHDL编程基础、FPGA常用开发工具，引导读者入门；第4～7章重点对嵌入式SOPC系统设计技术进行了细致阐述，内容包括：SOPC硬件系统开发、SOPC软件系统开发、Avalon总线规范、NiosII外围设备及其编程；第8～14章通过7个典型实例，对基于FP

  3. 所属分类：硬件开发

    • 发布日期：2010-03-11
    • 文件大小：10mb
    • 提供者：ayi711

  1. 基于FPGA的高速FIFO电路设计

  2. 在大容量高速采集系统项目的开发过程中，FPGA作为可编程逻辑器件，设计灵活、可操作性强，是高速数字电路设计的核心器件。由于FPGA内嵌存储器的容量有限，通常不能够满足实际设计电路的需求，需要外接SRAM、SDRAM、磁盘阵列等大容量存储设备。本文主要介绍高速FIFO电路在数据采集系统中的应用，相关电路主要有高速A/D转换器、FPGA、SDRAM存储器等。A/D输出的数据流速度快，经过FPGA降速后，位数宽，速度仍然很高，不能直接存储到外部存储器。在设计时，要经过FIFO缓存，然后才能存储到外部

  3. 所属分类：硬件开发

    • 发布日期：2010-06-17
    • 文件大小：188kb
    • 提供者：hhzzhh0502

  1. 基于FPGA的LED大屏幕控制系统的设计实现

  2. 本文基于Altera公司的低成本Cyclone II系列芯片EP2CQ208C设计了LED大屏幕控制系统，在传统的SDRAM缓存技术上，提出了优化的SDRAM乒乓式缓存技术并详细阐述了反γ校正、颜色调节、灰度级调节等在FPGA中的实现。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-08
    • 文件大小：108kb
    • 提供者：jdlz2001

  1. 基于FPGA的DDR_SDRAM控制器在高速数据采集系统中的应用

  2. 设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序操作，设计了DDR SDRAM 的数据与命令接口。用控制核来简化对DDR SDRAM 的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-15
    • 文件大小：489kb
    • 提供者：zhidongguo

  1. 基于大规模fpga的bmp图库管理

  2. 数码相框是时尚的电子消费品，也是家庭必备的装饰品。继承了数码的时尚和传统相框的温情，用途十分广泛。 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在Ni

  3. 所属分类：嵌入式

    • 发布日期：2011-05-30
    • 文件大小：3mb
    • 提供者：wuweigreat

  1. DDR/DDR2接口的FIFO设计

  2. 介绍了DDR SDRAM的接口时序，分析了其在系统中的位、功能和作用，在此基础上提出了设计方案规划。之后着重叙述了基于Stratix．II GX系列FPGA的DDR2接口的FIFO工程设计，对于主控核心单元、数据输入单元和数据缓存单元进行了单独的模块化分析，并且对主要模块进行了功能仿真，归纳问题。

  3. 所属分类：其它

    • 发布日期：2011-06-21
    • 文件大小：6mb
    • 提供者：sophy688

  1. 高级 FPGA 教学实验平台实验指导书－逻辑设计

  2. 第一章、ALTERA QUATUSII 5.0 使用介绍...................................... 3 1. 概述 .................................................................. 3 2. QUATUSII 设计过程 ..................................................... 5 2.1. 建立工程 ......................

  3. 所属分类：硬件开发

    • 发布日期：2011-11-12
    • 文件大小：1mb
    • 提供者：nnectar

  1. FPGA中DRAM,SRAM,SDRAM,FLASH的区别

  2. 文档详细讲解了DRAM、SRAM、SDRAM、FLASH在FPGA中的作用及区别，适合NiosII初学者对系统中存储器的概念不清楚的人学习

  3. 所属分类：硬件开发

    • 发布日期：2011-12-03
    • 文件大小：25kb
    • 提供者：mxp198971

  1. NIOSII那些事儿

  2. 通过该文档可以轻松地了解NIOS II开发的各种环节，并介绍了基本的编程规范，设计了多种实验，包括：LED、中断、串口、RTC、SPI、IIC、定时器、SDRAM、EPCS、FLASH、USB、AVALON、数码管等。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-28
    • 文件大小：6mb
    • 提供者：zhangyi_lqy

  1. 基于FPGA的图像处理算法及压缩编码的研究与实现

  2. 本文以“机车车辆轮对动态检测装置”为研究背景，以改进提升装置性能为目标，研究在Altera公司的FPGA芯片Cyclone上实现图像采集控制、图像处理算法、JPEG压缩编码标准的基本系统。共有6章：第1章绪论；第2章数字图像处理技术简述；第3章图像数据的采集及前期处理；第4章图像预处理算法的FPGA实现；第5章静止图像压缩编码的FPGA实现；第6章实验仿真及结果分析。附录：(1)控制SDRAM控制器的Verilog代码；(2)宣方圈均衡化部分Verilog代码；(3)中值滤波部分Yerilog

  3. 所属分类：硬件开发

    • 发布日期：2012-08-27
    • 文件大小：2mb
    • 提供者：wxpleduole

  1. 基于FPGA和DSP的车牌识别系统的硬件设计与实现

  2. 随着交通工具的迅猛发展,智能交通系统( Intelligent Transportation Systems ,简称ITS) 在交通管理中受到广泛的关注。而在ITS中,车牌识别(LicensePlate Recognition ,简称LPR)是其核心技术。车牌识别系统主要由数据采集和车牌识别算法两个部分组成。由于车牌清晰程度、摄像机性能、气候条件等因素的影响,牌照中的字符可能出现不清楚、扭曲、缺损或污迹干扰,这都给识别造成一定难度。因此,在复杂背景中快速准确地进行车牌定位成为车牌识别系统的难点

  3. 所属分类：硬件开发

    • 发布日期：2013-02-25
    • 文件大小：1mb
    • 提供者：pengwangguo

  1. FPGA ddr2 sdram

  2. 基于FPGA的DDR2_SDRAM接口信号完整性设计与验证----随着科学技术与电子产业的不断发展，FPGA由配角到主角，很多系统设计都是以FPGA为中心来设计的。FPGA走过了从初期开发应用到限量生产应用再到大批量生产应用的发展历程。从技术上来说，最初只是逻辑器件，现在强调平台概念，加入数字信号处理、嵌入式处理、高速串行和其他高端技术，从而被应用到更多的领域

  3. 所属分类：硬件开发

    • 发布日期：2013-03-06
    • 文件大小：1mb
    • 提供者：liyue202

  1. SDRAM资料集

  2. 详细的SDRAM开发资料集，有FPGA读写SDRAM的实例和各种开发文档

  3. 所属分类：硬件开发

    • 发布日期：2013-07-15
    • 文件大小：22mb
    • 提供者：ab15971717396

  1. FPGA设计高级篇

  2. 主要介绍FPGA的高级设计，包括ROM.SDRAM、ddr、时序约束和时序分析等等，适合有点基础的学则看。

  3. 所属分类：讲义

    • 发布日期：2014-07-17
    • 文件大小：22mb
    • 提供者：cdg2000

  1. 基于HPS和FPGA的图像压缩感知编解码系统

  2. 针对图像编码与重构系统的实际需求，设计了一种基于HPS和FPGA的图像处理系统。该系统实现了图像的实时采集、压缩、传输和重构。系统采用DE1-SoC开发板，在FPGA中设计了D5M摄像头、SDRAM、VGA的IP核，在QSYS中利用AXI和Avalon总线连接IP核，利用Linux C编程在HPS中实现了图像的压缩感知(CS)编码和传输，在MATLAB上位机中接收压缩数据并实现图像的重构，减少了FPGA资源使用和设计复杂度。结果表明，该系统能够实现任意自然图像的处理，图像压缩比约为8%，PSNR

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：391kb
    • 提供者：weixin_38640117

  1. 基于FPGA的高速FIFO电路设计

  2. 由于FPGA内嵌存储器的容量有限，通常不能够满足实际设计电路的需求，需要外接SRAM、SDRAM、磁盘阵列等大容量存储设备。本文主要介绍高速FIFO电路在数据采集系统中的应用，相关电路主要有高速A/D转换器、FPGA、SDRAM存储器等。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：188kb
    • 提供者：weixin_38558660

  1. EDA/PLD中的用FPGA实现高速大图像采集系统

  2. 用FPGA实现高速大图像采集系统 刘斌兵 刘云海 汪燮彬 随着各种高速长时间物理实验要求的不断提高，系统对高速的数据采集模块的需求也越来越高，在许多特殊应用的场合中，系统也需要对大量突发的数据进行采集处理，用FPGA实现的高刷新率高分辨率图像采集系统，用于船载雷达图像记录。该系统由AD、FPGA、SDRAM组成，AD芯片把雷达提供的以VGA接口方式给出的图像信号转换成数字信号，FPGA控制时序通过整

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：97kb
    • 提供者：weixin_38503233

  1. 单片机与DSP中的高速大容量数据采集板卡的SDRAM控制器设计

  2. 摘 要：本文对高速、高精度大容量数据采集板卡所采用的SDRAM控制器技术进行了讨论，详细介绍了基于FPGA的SDRAM控制器的设计、命令组合以及设计仿真时序，并将该技术应用于基于PCI总线的100MHz单通道 AD9432高速大容量数据采集板卡，最后给出了板卡测试结果。关键词：SDRAM；FPGA；AD9432 引言高速数据采集具有系统数据吞吐率高的特点，要求系统在短时间内能够传输并存储采集结果。因此，采集数据的快速存储能力和容量是制约加快系统速度和容许采集时间的主要因素之一。通常用于数据

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：86kb
    • 提供者：weixin_38563871

  1. 基于FPGA的星载图像实时处理系统设计

  2. 提出了一种基于FPGA的星载图像实时处理系统，系统包括星载图像接收、SDRAM缓存、数据下传和CPU接口控制，并对整个系统做了可靠性设计。该系统硬件平台包括相机LVDS接收芯片、SDRAM缓存电路、FPGA、CPU和卫星LVDS发送芯片。该系统在目标跟踪和图像压缩等实际卫星项目中得到了验证，具有实时处理、占用资源小、可靠性高等特点。

  3. 所属分类：其它

« 12 3 4 5 6 7 8 9 10 »