注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ts201 sdram

  2. ts201通过DMA方式读写sdram，在评估板上调试通过。

  3. 所属分类：C/C++

    • 发布日期：2009-09-01
    • 文件大小：50kb
    • 提供者：caixianjun

  1. DDR SDRAM控制器调试心得

  2. 基于verilog编写的DDR SDRAM控制器

  3. 所属分类：硬件开发

    • 发布日期：2009-09-09
    • 文件大小：121kb
    • 提供者：mking2009

  1. DDR SDRAM 设计及调试经验总结

  2. 本子章节描述了DDR IP的设计挑战，接口时序，模块设计原则，调试技巧及应用指南。

  3. 所属分类：专业指导

    • 发布日期：2009-12-17
    • 文件大小：353kb
    • 提供者：qinghuabing2008

  1. 典型FPGA实例 SDRAM读写控制的实现与Modelsim仿真

  2. 1. 本实例用于控制开发板上面的SDRAM完成读写功能； 先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。 2. part1目录是使用Modelsim仿真的工程； 3. part2目录是在开发版上面验证的工程； 2.1. part1_32目录是4m32SDRAM的仿真工程； 2.2. part1_16目录是4m16SDRAM的仿真工程； \model文件夹里面是仿真模型； \rtl文件夹里面是源文件； \sim文件夹里面是仿真工程

  3. 所属分类：嵌入式

  1. 嵌入式学习资料之ARM的三种中断调试方法--千锋培训

  2. 文档介绍了1 嵌入式软件开发流程，链接脚本文件，命令脚本文件，存储区映像文件，启动文件，2中断程序设计，(1)将中断源函数指针定义在RAM中相对的固定地址，(2)在程序中，调用具体某中断源的中断处理函数，(3)在0x18处的IRQ或0x1C处的FIQ中断入口函数中，3 中断调试，(1)程序在SDRAM中运行，(2)程序在FLASH中运行，(3)程序从FLASH中调到SDRAM中运行

  3. 所属分类：硬件开发

    • 发布日期：2011-05-04
    • 文件大小：107kb
    • 提供者：coolabcboy

  1. Sdram verilog （FPGA）读写控制程序

  2. 基于verilog 的SDRAM（三星k4s641632）时序封装，在xilinx spartan 3 xc3s400上运行稳定。实现了先在SDRAM的一段地址上写入数据，然后不断的从这些地址上读出数据并通过串口送到PC，可以通过串口调试助手观察数据。代码里有详细的注释。

  3. 所属分类：硬件开发

    • 发布日期：2011-06-22
    • 文件大小：11kb
    • 提供者：panming6631

  1. 嵌入式技巧：ARM的三种中断调试方法介绍--千锋培训

  2. 文档介绍了1 嵌入式软件开发流程，2 中断程序设计 ，具体方法是： ，(1)将中断源函数指针定义在RAM中相对的固定地址，建立中断矢量表，(2)在程序中，调用具体某中断源的中断处理函数，3 中断调试，(1)程序在SDRAM中运行 ，(2)程序在FLASH中运行 ，(3)程序从FLASH中调到SDRAM中运行 ，调试过程

  3. 所属分类：硬件开发

    • 发布日期：2011-06-22
    • 文件大小：2mb
    • 提供者：coolabcboy

  1. SDRAM经验总结

  2. SDRAM调试过程中的是实用的经验总结。

  3. 所属分类：嵌入式

    • 发布日期：2013-03-10
    • 文件大小：353kb
    • 提供者：xy531629385

  1. 基于VHDL的sdram设计

  2. FPGA实现对SDRAM的读写控制。采用VHDL编程，已通过调试。编写易重用，可以更改地址长度，适合任意大小的SDRAM

  3. 所属分类：硬件开发

    • 发布日期：2013-05-12
    • 文件大小：3mb
    • 提供者：wuchao_1991

  1. axd+jlink在SDRAM中单步调试UBOOT的方法

  2. AXD+JLINK在SDRAM中单步调试UBOOT的方法说明

  3. 所属分类：嵌入式

    • 发布日期：2013-05-30
    • 文件大小：1kb
    • 提供者：jplzl10000

  1. Ext_RAM.int S3C2440

  2. S3C2440在 SDRAM调试的时候必须要有的ini初始化文件，高版本中的MDK没有，将这个文件考到工作目录下即可，注意需要对.axf文件的实际路径进行修改

  3. 所属分类：其它

    • 发布日期：2015-01-20
    • 文件大小：3kb
    • 提供者：u013622200

  1. SDRAM全能_控制器设计（256Mbit）

  2. 该控制器包含以下特点： 1， 突发传输，可设置突发长度为1,2,4,8和全页。 2， 自定义突发长度。通过stop信号来实现。 一、 控制器的设计 这里，我是根据HY57V2562即256Mbit设计的。 SDRAM的初始化过程可根据我提供的参考资料，同时结合我给的源代码。很好理解的。以下我主要介绍使用的方式。 二、调试及使用 我以Xilinx(xc6slx9-2ftg256)和altera(EP4C30)的开发板都进行过下载和验证，均没有问题。 注意： 1， 该控制器本身以时钟的上升沿工作。

  3. 所属分类：嵌入式

    • 发布日期：2016-06-23
    • 文件大小：5mb
    • 提供者：enjoylife2018

  1. SDRAM控制器_Verilog版(下板可用)

  2. 自己写的SDRAM控制器包括上电初始化，自刷新，读，写，仲裁五大模块，实际下板可用PLL相移已调试好

  3. 所属分类：硬件开发

    • 发布日期：2017-07-30
    • 文件大小：47mb
    • 提供者：a529481713

  1. sdram 256Mbit的接口代码

  2. 自己辛苦编写的接口代码，上板子调试成功，写读优先级轮转

  3. 所属分类：硬件开发

    • 发布日期：2017-10-12
    • 文件大小：3kb
    • 提供者：u014252081

  1. SDRAM调试学习笔记

  2. 之前基于FPGA调试SDRAM过程中的一个学习笔记，通俗的讲解了SDRAM的内部结构及使用过程中需要注意的一些问题

  3. 所属分类：其它

    • 发布日期：2018-04-27
    • 文件大小：1mb
    • 提供者：krishnaand

  1. mt48lc调试程序

  2. 这是直接用qsys调用的sdram ip核，已经验证过了，可以直接用，有问题欢迎联系我的qq296758762

  3. 所属分类：硬件开发

    • 发布日期：2018-03-06
    • 文件大小：9mb
    • 提供者：zcl_33

  1. 双端口SDRAM程序.docx

  2. 用VHDL语言编写的8*8双端口的SDRAM,利用Quartus II 6.0软件，微机及EDA试验箱完成8*8位双端口的SDRAM程序的编写和上机调试，这里是代码。

  3. 所属分类：专业指导

    • 发布日期：2019-07-02
    • 文件大小：15kb
    • 提供者：qq_45350218

  1. MDK+Jink下S3C2440A开发板调试和程序下载.doc

  2. 硬件特性: 1.CPU: S3C2440A 2.norflash: 2MB,接bank0, 16位总线 3.SDRAM: 64MB,接bank6 4.Nandflash: 256MB, 8位总线 5.天祥电子开发板: TX2440A (版本:V6.2 2011/05/12) Jlink v8 仿真器 软件特性: Jlink v4.08版驱动 MDK 4.23版本

  3. 所属分类：硬件开发

  1. 嵌入式系统/ARM技术中的用仿真器调试系统初始化存储器

  2. 通常ARM处理器都集成有SDRAM控制器，而SDRAM有耗电低、容量大、价格便宜的优点，所以系统大多采用SDRAM为系统的RAM。SDRAM在初始上电时并不能直接访问，必须配置SDRAM的刷新计数值、刷新时间、刷新使能等，才可以访问SDRAM。初始化SDRAM也是存储空间映射（包括映射Flash）的过程，因此正式调试前的这项工作称为初始化存储器。 　　初始化存储器就是设置ARM处理器的某些寄存器，这可以通过两种方法完成：第一种，如果ARM处理器内部有SRAM，则可以建立一个简单的工程，该工程对

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：47kb
    • 提供者：weixin_38706055

  1. 基于FPGA与SDRAM的数字电视信号采集系统的设计与实现

  2. 摘  要：本文为数字电视系统开发的需要实现了基于FPGA与SDRAM的数字信号采集系统。SDRAM可以提供大容量的存储空间。FPGA提供优秀的系统适应能力。该方案通过计算机并口实现FPGA与计算机的通信。关键词：FPGA；SDRAM；采集；数字电视 引言在数字电视系统的设计，开发与调试过程中通常需要对数字化的电视信号进行采集与分析。虽然使用逻辑分析仪可以部分实现此项要求,但是高性能的逻辑分析仪价格昂贵，而且存取深度不足限制了对于海量数字电视信号的分析能力。尽管采用图像采集卡也可以方便地采集到大量

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：103kb
    • 提供者：weixin_38747566
« 12 3 4 5 6 »