注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的硬件防火墙的设计

  2. 本文简要介绍了GAP技术原理，并提出了一种基于FPGA的新实现方案。通过详细分析SCSI协议控制器的设计和SDRAM控制器的应用，将SCSI协议控制器，SDRAM控制器，核心控制器集成在FPGA芯片中实现。

  3. 所属分类：硬件开发

    • 发布日期：2009-07-13
    • 文件大小：159kb
    • 提供者：leeyg1224

  1. DDR SDRAM控制器的FPGA实现

  2. DDR SDRAM控制器的FPGA实现 DDR SDRAM 高容量和快速度的优点使它获得了广泛的应用，但是其接口与目前广泛 应用的微处理器不兼容。介绍了一种通用的DDR SDRAM控制器的设计，从而使得DDR SDRAM 能 应用到微处理器中去

  3. 所属分类：硬件开发

    • 发布日期：2010-09-07
    • 文件大小：112kb
    • 提供者：master0210

  1. 基于FPGA 的DDR2 SDRAM 控制器的设计与实现

  2. 深入分析了当前国际上存储控制器的技术发展趋势和DDR2 SDRAM 控制器的详细技术规范，在参考国际主流DDR2 内存控制器实现方式的基础上，按照传输层和物理层方式，基于FPGA 设计并实现了DDR2 SDRAM 控制器。

  3. 所属分类：其它

    • 发布日期：2011-07-10
    • 文件大小：1mb
    • 提供者：sophy688

  1. FPGA实现 DDR SDRAM FPGA控制器

  2. DDR SDRAM 高容量和快速度的优点使它获得了广泛的应用，但是其接口与目前广泛 应用的微处理器不兼容。介绍了一种通用的DDR SDRAM控制器的设计，从而使得DDR SDRAM 能 应用到微处理器中去。

  3. 所属分类：硬件开发

    • 发布日期：2012-02-20
    • 文件大小：112kb
    • 提供者：hmanhcc

  1. DDR2SDRAM控制器接口的FPGA设计及实现.

  2. 其 中 验 证 方 法 采 用 Ｖｅ ｒ ｉ ｌ ｏ ｇ ＨＤ Ｌ 硬 件 描 述 语 言 构 建 了   Ｄ ＤＲ ２ 控 制 器 Ｉ Ｐ 软 核 的 测 试平 台 ， 通 过 Ｍｏ ｄ ｅ ｌ Ｓ ｉ ｍ 软件 对 ＤＤ Ｒ２ 仿 真 模 型测 试 无 误 后 ， 再 使 用 Ｑ ｕ ａｒ ｔ ｕ ｓ ＩＩ 软 件 的 嵌 入 式 逻 辑 分 析 仪 工 具 验证

  3. 所属分类：硬件开发

    • 发布日期：2018-01-06
    • 文件大小：758kb
    • 提供者：drjiachen

  1. 基于FPGA的一种Camera Link高速图像传输系统设计

  2. 随着科学技术的不断进步，CMOS 图像传感器的帧频和分辨率在不断提高， 图像传输卡与成像系统之间的速度匹配问题显得越来越重要。Camera Link 接口是 一种高速传输图像数据的总线接口，它能够有效地解决图像传输卡与成像系统之 间图像高速传输的问题。由于受到显示器显示范围的限制，大图像不能在一个显 示器上完整的显示出来，本文正是基于 Camera Link 协议而设计了一种大图像的实 时传输系统。 本文提出了一种基于 FPGA 芯片的多显示器串联起来显示大图像的实时显示 系统方案，该方案利用

  3. 所属分类：硬件开发

    • 发布日期：2018-01-07
    • 文件大小：4mb
    • 提供者：drjiachen

  1. 基于FPGA的DDR2 SDRAM存储器用户接口设计.pdf

  2. 基于FPGA的DDR2 SDRAM存储器用户接口设计pdf,使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速率很高，基本可以满足所有设计需要。

  3. 所属分类：其它

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16mb
    • 提供者：qq_30307853

  1. 基于DSP和FPGA的全景图像处理系统设计与实现

  2. 设计了基于DSP和FPGA的全景图像处理方案，FPGA完成图像采集，DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器；采用EDMA方式，完成了DSP与FPGA的数据交换。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：240kb
    • 提供者：weixin_38740596

  1. 基于FPGA的VGA显示控制器的设计

  2. 该显示控制器是基于Xilinx公司的Spartan-IIE系列FPGA XC2S300E-6-PQ208C设计实现的。此FPGA逻辑资源丰富，其内有30万个系统门，6912个逻辑单元(LC)，1536个可配置逻辑快(CLB)，64Kbit的块RAM，146个可用的I/O口，4个数字延迟锁相环(DLL)。块RAM可实现大量数据的内部存储，延迟锁相环可对时钟进行管理，可自动调整并消除输入时钟与FPGA内部时钟之间的相位偏移，同时还可实现对时钟的分频、倍频和移相。 用于帧缓存的两个SDRAM

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：145kb
    • 提供者：weixin_38531788

  1. 利用NCOI Pcore实现Chirp函数

  2. 引 言     随着EDA技术的飞速发展，CPLD/FPGA得到了越来越广泛的应用。IP核（ip core）是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器件（FPGA）的逻辑块或数据块。将一些在数字电路中常用但比较复杂的功能块，如FIR滤波器，SDRAM控制器，PCI接口等等设计成可修改参数的模块，让其他用户可以直接调用这些模块，这样就大大减轻了工程师的负担，避免重复劳动。IP就是知识产权核或者知识产权模块的意思。在EDA技术和开发领域具有十分重要的作用，在半导体产业中IP定义为用于A

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：262kb
    • 提供者：weixin_38514805

  1. 高分辨率视频图像处理中 SDRAM 控制器的设计

  2. 摘要：本文介绍了一种基于FPGA的用于高分辨率视频图像处理的SDRAM控制器的设计方法。通过设置SDRAM的工作状态，使其工作在猝发模式。在视频时序信号控制下，用多行连续的SDRAM存储空间，存取视频数据。并在数据接口部分增加FIFO,缓存一行视频，在像素时钟控制下，实现视频数据实时的存储和读取。通过改变相关参数，能对所有VESA分辨率视频流进行操作。具有通用性强、系统复杂度低、可靠性高、可扩展等特点。在某型号的机载大屏显示器系统中，用该SDRAM控制器实现了图像的翻转等功能，也验证了该控制器的

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：250kb
    • 提供者：weixin_38627826

  1. 基于DSP和FPGA的全景图像处理系统设计与实现

  2. 设计了基于DSP和FPGA的全景图像处理方案，FPGA完成图像采集，DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器；采用EDMA方式，完成了DSP与FPGA的数据交换。测试结果表明，DSP+FPGA折反射全景图像处理系统完成了对分辨率为2 048×2 048、每秒15帧的Camera Link接口的全景图像的实时采集及缓存解算，并以1 024×768的分辨率进行实时显示。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：233kb
    • 提供者：weixin_38720256

  1. 多端口SDRAM控制器的设计与实现

  2. 本文在研究有关文献的基础上，根据具体情况提出了一种独特的方法，利用FPGA 的片上资源开辟了多个FIFO 作为读写缓存，实现了多端口SDRAM 控制器的设计，并用Verilog 硬件描述语言[1] 给予实现，仿真结果表明该控制器能够轮流地从多个缓存向SDRAM 进行存取，实现了高速多数据缓存，充分利用了SDRAM 的有效带宽，提高了存取速度，从而达到实时显示的要求，并且只要将该设计稍加修改，便可应用到其他需要多数据缓存的场合。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：327kb
    • 提供者：weixin_38500944

  1. 多端口SDRAM控制器的设计与实现

  2. 摘 要设计实现了一种基于FPGA 的，可用于多数据缓存的、能够高效利用带宽的多端口SDRAM 控制器。本文使用状态机的设计思想，采用Verilog 硬件描述语言设计了时序控制程序。得到的SDRAM 读写信号仿真波形图时序合理、逻辑正确。并成功应用到视频数据采集显示的系统中，能够达到实时显示的要求。 　　0 引 言 　　目前，在很多视频数据采集以及实时显示的应用开发中，常需要用到存储容量大、读写速度快的存储器。在各种存储器件中，同步动态随机存储器SDRAM 以其速度快、容量大、价格低的特点而备

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：243kb
    • 提供者：weixin_38597970

  1. EDA/PLD中的使用Verilog实现基于FPGA的SDRAM控制器

  2. 摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机 引言---  在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小、速度快、容量大，是比较理想的器件。但SDRAM的控制逻辑比较复杂，对时序要求也十分严格，使用很不方便，这就要求有一个专门的控制器，使系统用户能

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：108kb
    • 提供者：weixin_38727694

  1. 基于SDRAM的视频处理器设计与实现

  2. 引言        在信息处理中，特别是实时视频图像处理中，通常都要对实现视频图像进行处理，而这首先必须设计大容量的存储器，同步动态随机存储器SDRAM虽然有价格低廉、容量大等优点，但因SDRAM的控制结构复杂，常用的方法是设计SDRAM通用控制器，这使得很多人不得不放弃使用SDRAM而使用价格昂贵的SRAM。为此，笔者在研究有关文献的基础上，根据具体情况提出一种独特的方法，实现了对SDRAM的控制，并通过利用FPGA控制数据存取的顺序来实现对数字视频图像的旋转，截取、平移等实时处理。SDRAM

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：245kb
    • 提供者：weixin_38744207

  1. 单片机与DSP中的使用Verilog实现基于FPGA的SDRAM控制器(图)

  2. Realization FPGA-based SDRAM Controller with Verilog 摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机 引言---在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小、速度快、容量大，是比

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：86kb
    • 提供者：weixin_38739950

  1. 高分辨率视频图像处理中 SDRAM 控制器的设计

  2. 摘要：本文介绍了一种基于FPGA的用于高分辨率视频图像处理的SDRAM控制器的设计方法。通过设置SDRAM的工作状态，使其工作在猝发模式。在视频时序信号控制下，用多行连续的SDRAM存储空间，存取视频数据。并在数据接口部分增加FIFO,缓存一行视频，在像素时钟控制下，实现视频数据实时的存储和读取。通过改变相关参数，能对所有VESA分辨率视频流进行操作。具有通用性强、系统复杂度低、可靠性高、可扩展等特点。在某型号的机载大屏显示器系统中，用该SDRAM控制器实现了图像的翻转等功能，也验证了该控制器的

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：314kb
    • 提供者：weixin_38711333

  1. 工业物联网中的缓冲内存管理设计与实现

  2. 针对工业物联网高速通信中出现流量堵塞如何高效存储的问题，引入了内存管理的方法。在研究同步动态随机存储器（SDRAM）存储原理的基础上，设计了一种基于现场可编程逻辑门阵列（FPGA）的SDRAM分区内存管理系统。采用FPGA作为主控制器，将SDRAM分成索引区和数据区两部分，为了方便内存管理，进一步将SDRAM数据区分成若干个1 kB大小相同的内存块，实现通过索引读写数据的目的。仿真结果表明，该内存管理系统配合FIFO（first input first output）的使用，可以有效解决在高速通

  3. 所属分类：其它

« 12 3 4 »