简单易懂的spi线，使用Verilog语言编写，里面代码分为spi_master.v ;spi_slave.v，并且有仿真环境及testbench代码，强调一点，只是作为快速理解spi总线的，若要用于工程项目的话，还需要添加其他代码，请自行添加。

描述： SPI（串行外设接口）从机基于输入配置创建从机。在 MOSI 上一次接收一个字节还将在 MISO 上一次推出一个字节数据。任何有关输入字节的数据都将在 MISO 上运出。保持CS_n时，支持每个事务多个字节交易期间较低。 注意：i_Clk必须至少比i_SPI_Clk快 4 倍MISO 在未通信时是三态的。允许多个同一接口上的 SPI 从机。 参数：SPI_MODE，可以是 0、1、2 或 3。