注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. virtes-5 ddr2 sram 操作例程

  2. VHDL语言，一个关于virtes-5 ddr2 sram 采集数据的实例。详细的源代码

  3. 所属分类：专业指导

    • 发布日期：2009-05-29
    • 文件大小：60kb
    • 提供者：ccadaren

  1. SRAM的VHDL控制器

  2. 用VHDL语言编写的SRAM控制器，稳定可靠，以适合图像采集的应用

  3. 所属分类：专业指导

  1. FPGA扩展SRAM.pdf

  2. 针对FPGA 中内部Block RAM 有限的缺点，提出了将FPGA 与外部SRAM 相结合来改进设计的方法，并给出了部分VHDL 程序。

  3. 所属分类：硬件开发

    • 发布日期：2010-03-10
    • 文件大小：186kb
    • 提供者：gfgjff5674

  1. RAM接口设计（VHDL语言）

  2. 在数字系统中，一般存在多个芯片，利用不同的特点用于实现不同的功能，一般都包含CPU,FPGA,AD,DA,memory，ASSP（专用标准模块）,ASIC等。 CPU用于进行智能控制，FPGA进行硬件算法处理和多设备接口，AD进行模数转换，DA进行数模转换，memory存储临时数据。因此，FPGA如何与其他芯片进行通讯是重要的设计内容。 数据输入，数据输出，双向通讯，指令传递，地址管理，不同时钟的异步通讯问题等等都需要处理。最基本的MEMORY如SRAM(128KX8bbit静态存储器6281

  3. 所属分类：硬件开发

    • 发布日期：2010-04-07
    • 文件大小：218kb
    • 提供者：commonnapples

  1. 读写SRAM的VHDL

  2. 读写SRAM的VHDL程序,应该对大家有所帮助~~

  3. 所属分类：专业指导

    • 发布日期：2010-06-10
    • 文件大小：297kb
    • 提供者：htao33

  1. 用VHDL语言编写的SRAM的读写控制

  2. 这个我花了不少时间，基本可以了，SRAM、FLASH是整个设计的一部分，看到有朋友需要先贴上再说。里面 的REGISTER_CONTROL.GDF（BDF是QUARTUS||格式的）为顶层文件。

  3. 所属分类：Flash

    • 发布日期：2010-06-12
    • 文件大小：297kb
    • 提供者：wzh1231986

  1. VHDL实用教程，硬件描述语言

  2. 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA...............................................................................................................1

  3. 所属分类：硬件开发

    • 发布日期：2010-07-14
    • 文件大小：4mb
    • 提供者：angus36

  1. 使用VHDL编写的SRAM控制程序

  2. 使用VHDL编写的SRAM控制程序，绝对可用且简洁

  3. 所属分类：专业指导

    • 发布日期：2010-11-23
    • 文件大小：3kb
    • 提供者：ltrnysy

  1. FPGA与SRAM相结合完成大容量数据存储.doc

  2. 随着数字信号处理技术的不断发展，大容量可编程逻辑器件的不断涌现，FPGA技术越来越多地应用在大规模集成电路设计中。在此硬件系统设计中，经常会遇到需要大容量的数据存储的情况，下面我们将针对FPGA中内部BlockRAM有限的缺点，提出了将FPGA与外部SRAM相结合来改进设计的方法，并给出了部分VHDL程序。

  3. 所属分类：硬件开发

    • 发布日期：2010-12-11
    • 文件大小：239kb
    • 提供者：hhzzhh0502

  1. FPGA使用VHDL高速控制SRAM

  2. 本代码系参考其他代码后,优化并添加测试程序,有适当注释,可以直接使用. 使用飓风2代FPGA,IS61LV25616AL-10TL 型号的SRAM. 经测试在300MHZ的时钟频率下(测试代码和SRAM控制代码的时钟同步)可以稳定运行,欢迎参考. 自己编的程序,多要些分数,请见谅.

  3. 所属分类：硬件开发

    • 发布日期：2011-10-20
    • 文件大小：754kb
    • 提供者：walter_bell

  1. FPGA使用VHDL语言,通过I2C协议控制E2PROM

  2. 本代码系参考I2C协议E2PROM的数据手册,纯手工编写,拥有大量的中文注释,并且配合测试代码,可以直接使用. 使用飓风2代FPGA,24C02 型号的E2PROM. 经测试在300MHZ的时钟频率下(测试代码和SRAM控制代码的时钟同步)可以稳定运行,欢迎参考. 自己编的程序,多要些分数,请见谅.

  3. 所属分类：硬件开发

    • 发布日期：2011-10-20
    • 文件大小：835kb
    • 提供者：walter_bell

  1. FPGA实现SRAM控制器

  2. FPGA实现SRAM控制器的VHDL程序，quartus开发，下载到电路板里实测通过

  3. 所属分类：硬件开发

    • 发布日期：2012-11-03
    • 文件大小：945kb
    • 提供者：lishuanglonglsl

  1. VHDL 应用教程

  2. 学习VHDL的入门书籍 目录 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA.................................................................................................

  3. 所属分类：专业指导

    • 发布日期：2013-02-25
    • 文件大小：4mb
    • 提供者：trondai

  1. DE2-35 SRAM简单读写VHDL源码

  2. 可以通过开发板上拨动开关输入数据，在LED上显示读写情况

  3. 所属分类：其它

    • 发布日期：2013-06-08
    • 文件大小：358kb
    • 提供者：fantao888777

  1. 基于vhdl硬件语言的FPGA_SRAM

  2. 完成基于FPGA的片外sram的读写功能 代码简洁适合初学者学习使用

  3. 所属分类：其它

    • 发布日期：2013-08-21
    • 文件大小：257kb
    • 提供者：fushenjiu

  1. SRAM读写测试Verilog/VHDL程序

  2. SRAM读写测试实验程序： 该程序实现了对SRAM的每一个地址进行遍历读写操作，然后比对读写前后的数据是否正确，最后通过一个LED灯的亮灭进行指示。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

  3. 所属分类：硬件开发

    • 发布日期：2018-08-01
    • 文件大小：200kb
    • 提供者：u013344371

  1. ZBT（高速同步）SRAM控制器参考设计VHDL代码zbt_vhdl_xilinx

  2. ZBT（高速同步）SRAM控制器参考设计VHDL代码 资源共享，免费了！~~~ 控制器 , 资源共享

  3. 所属分类：专业指导

    • 发布日期：2019-09-02
    • 文件大小：9kb
    • 提供者：drjiachen

  1. FPGA与SRAM相结合完成大容量数据存储

  2. 下面我们将针对FPGA中内部Block RAM有限的缺点，提出了将FPGA与外部SRAM相结合来改进设计的方法，并给出了部分VHDL程序。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：77kb
    • 提供者：weixin_38735782

  1. 基于VHDL的SRAM 的读写访问程序

  2. 本文是关于VHDL的SRAM 的读写访问程序。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：30kb
    • 提供者：weixin_38663595

  1. 基于FPGA与SRAM的大容量数据存储的设计

  2. 1 前言　针对FPGA中内部BlockRAM有限的缺点，提出了将FPGA与外部SRAM相结合来改进设计的方法，并给出了部分VHDL程序。　　2 硬件设计　　这里将主要讨论以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV25616AL)为主要器件来完成大容量数据存储的设计思路。　　FPGA即现场可编程门阵列,其结构与传统的门阵列相似,大量的可编程逻辑块( CLB , Configurable Logic Block ) 在芯片中央按矩阵排列,芯片

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：214kb
    • 提供者：weixin_38570296
« 12 »