本文介绍了数字集成电路设计中静态时序分析（Static Timing Analysis）和 形式验证（Formal Verification）的一般方法和流程。这两项技术提高了时序分 析和验证的速度，在一定程度上缩短了数字电路设计的周期。本文使用Synopsys 公司的PrimeTime 进行静态时序分析，用Formality 进行形式验证。由于它们都是基于Tcl（Tool Command Language）的工具，本文对Tcl 也作了简单的介绍。

如果最近你阅读了本书中C++17的新特性，并使用前卫的编译器编译了这些代码，你可能会 在编译阶段遇到一些问题。因为你使用到的一些C++17 STL新特性可能还没有在编译器中进 行实现。使用迭代器实现算法 1.74 使用反向迭代适配器进行迭代 1.7.5 使用哨兵终止迭代 1.7.6 使用检查过的迭代器自动化检查迭代器代码 1.7.7 构建zjp迭代适配器 1.7.8 第4章 Lambda表达式 使用 Lambda表达式定义函数 1.8.1 使用 Lambda为std: function添加多态性