注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Virtex-5手册 Xilinx 英文版

  2. Chapter 1: Clock Resources Chapter 2: Clock Management Technology Chapter 3: Phase-Locked Loops (PLLs) Chapter 4: Block RAM Chapter 5: Configurable Logic Blocks (CLBs) Chapter 6: SelectIO Resources Chapter 7: SelectIO Logic Resources Chapter 8: Adva

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：13mb
    • 提供者：luno1

  1. Virtex-5 用户指南（中文版）

  2. 该指南有以下内容：时钟资源，时钟管理技术，锁相环，block RAM，可配置逻辑块，selectIO资源和逻辑资源，以及高级selectIO资源和逻辑资源。

  3. 所属分类：硬件开发

    • 发布日期：2011-04-16
    • 文件大小：7mb
    • 提供者：woofuzhe

  1. V6 fpga LVDS传输

  2. The Virtex®-6 FPGA SelectIO™ technology can perform 4X asynchronous oversampling at 1.25 Gb/s. The oversampling is accomplished using the ISERDESE1 primitive through the mixed-mode clock manager (MMCM) dedicated performance path. The ISERDESE1 is lo

  3. 所属分类：硬件开发

    • 发布日期：2012-05-04
    • 文件大小：1mb
    • 提供者：hit0001

  1. Spartan-6_系列概述

  2. Spartan®-6 系列不仅拥有业界领先的系统集成能力，同时还能实现适用于大批量应用的最低总成本。该系列由 13 个成员组成，可提供 的密度从 3,840 个逻辑单元到 147,443 个逻辑单元不等。与上一代 Spartan 系列相比，该系列功耗仅为其 50%，且速度更快、连接功 能更丰富全面。Spartan-6 系列采用成熟的 45nm 低功耗铜制程技术制造，实现了性价比与功耗的完美平衡，能够提供全新且更高效的 双寄存器 6 输入查找表 (LUT) 逻辑和一系列丰富的内置系统级模块，其中

  3. 所属分类：硬件开发

    • 发布日期：2012-05-17
    • 文件大小：627kb
    • 提供者：prayin

  1. Spartan-6 系列概述

  2. Spartan®-6 系列不仅拥有业界领先的系统集成能力，同时还能实现适用于大批量应用的最低总成本。该系列由 13 个成员组成，可提供 的密度从 3,840 个逻辑单元到 147,443 个逻辑单元不等。与上一代 Spartan 系列相比，该系列功耗仅为其 50%，且速度更快、连接功 能更丰富全面。Spartan-6 系列采用成熟的 45nm 低功耗铜制程技术制造，实现了性价比与功耗的完美平衡，能够提供全新且更高效的 双寄存器 6 输入查找表 (LUT) 逻辑和一系列丰富的内置系统级模块，其中

  3. 所属分类：其它

    • 发布日期：2014-10-31
    • 文件大小：627kb
    • 提供者：chen1030chen

  1. 7-Series-FPGAs-SelectIO-Resources

  2. 7-Series-FPGAs-SelectIO-Resources,对于学习或编写Selectio的IPcore具有极其重要的参考

  3. 所属分类：硬件开发

    • 发布日期：2017-05-28
    • 文件大小：5mb
    • 提供者：huahao6869

  1. Xilinx SelectIO详解

  2. 该资料讲解了最全的Xilinx SelectIO，包括Spartan6和7系列的。

  3. 所属分类：硬件开发

    • 发布日期：2019-05-07
    • 文件大小：4mb
    • 提供者：qq_18239447

  1. Spartan-6 FPGA SelectIO Resources User Guide (UG381).pdf

  2. 本资源是spartan6 的IO说明文档，包括如何使用oddr2等原语

  3. 所属分类：硬件开发

    • 发布日期：2019-05-19
    • 文件大小：5mb
    • 提供者：ciscomonkey

  1. ANSYS Mechanical 拓扑优化新功能在工业产品结构设计中的应用.pdf

  2. ANSYS WORKBENCH新功能，为优化设计提供良好的平台，参数设定简单直观，优化后还能对照分析，能够显示分析的数据和图标。ERVASE ENGINEERING SIMULATO心 ∧NSYS介绍 ANSYS8新产晶发布会 8 增材制造优势? 在复杂几何结构上的巨大优势! 设计时不用考虑包括网状在内复杂机构制造时的难度 最小化零件数量 减少材料浪费,增强耐久性, 为什么仿真是充分实现增材制造所有潜力的关键? 强化物理驱动的自由形式设计优化方法 拓扑优化 允许优化设计的验证 为增材制造检査优化

  3. 所属分类：制造

  1. NUC505 ICP Programming Tool User Guide.pdf

  2. AN_0010_ICP_Programming_GuidenUVOTon ANO010 34 35 37 日国日■看E 39 39 oct6,2015 Page 3 of 42 Rev1.00 nUVOTon ANO010 “|CP” is the acronym of In the specified MCUs memory under the software control without removing the udes sPI Flash and MTP memory. The N

  3. 所属分类：其它

  1. XDC 约束技巧之时钟篇.pdf

  2. XDC 约束技巧之时钟篇推荐的做法是,由用户来指定这类衍生时钟的名字,其余频率等都由 自动推 导。这样就只需写明 的三个,其余不写即可。如上所示 当然,此类情况下用户也可以选择完全由自己定义衍生时钟,只需补上其余表示频 率相位关系的,包括 等等。需要注意的是,一旦 在 的输出检测到用户自定义的衍生时钟,就会报告一个 提 醒用户这个约束会覆盖工具自动推导出的衍生时钟(例外的情况见文章下半段重叠时钟部 分的描述),用户须保证自己创建的衍生钟的频率等属性正确 用户自定义的衍生时钟 工具不能自动推导出衍

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：930kb
    • 提供者：td345

  1. JDE 学习资料分享

  2. NULL 博文链接：https://mlh.iteye.com/blog/685813Activity 2: Creating a Columnar Section Steps to complete 1. Expand the Psio2 ERW Training project and focus on the Objects node 2. Click add 3. Choose Batch Application and click OK 4. Enter the following i

  3. 所属分类：其它

    • 发布日期：2019-07-27
    • 文件大小：148kb
    • 提供者：weixin_38669628

  1. 精通COCOS2D-X游戏开发_PDF（基础卷&进阶卷）.zip

  2. 《精通Cocos2d-x游戏开发》分为《基础卷》和《进阶卷》两册。这两册都有明确的写作目的。《基础卷》专注于Cocos2d-x引擎基础，致力于让Cocos2d-x初学者成为一个基础扎实、靠谱的程序员。《进阶卷》专注于各种实用技术，是作者多年开发经验的结晶，书中的技术点大多是从实际工作中碰到的问题提炼而来的，从问题的本质出发到解决问题的思路，提供了多种解决方案，并对比各方案的优缺点，启发读者思考。 本书为《精通Cocos2d-x游戏开发》的《进阶卷》，共36章，分为4篇。第1篇为“实用技术篇”，

  3. 所属分类：cocos2D

    • 发布日期：2019-07-08
    • 文件大小：147mb
    • 提供者：jiaodaguan

  1. Xilinx FPGA底层资源架构与设计规范

  2. 题主最近开始接触和FPGA的方案验证相关的工作内容，需要把握FPGA内部资源的详细信息，所以又仔细查看了官方的器件手册。这一次给大家分享的内容主要涉及Xilinx FPGA内的CLBs，SelecTIO和Clocking资源，适合对FPGA设计有时序要求，却还没有足够了解的朋友。

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：430kb
    • 提供者：weixin_38500572

  1. 采用Virtex-5嵌入式三模以太网MAC进行设计

  2. 以太网是一个占据绝对优势的固线连接标准。Xilinx:registered: Virtex:trade_mark:-5 以太网媒体接入控制器(以太网MAC)模块提供了专用的以太网功能，它和 Virtex-5 RocketIO:trade_mark: GTP收发器以及 SelectIO:trade_mark: 技术相结合，能够让用户与各种网络设备进行连接。在Virtex-5器件中，以太网MAC模块作为一个硬件块集成在FPGA内部。（来自：Xilinx公司高级设计工程师）

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：271kb
    • 提供者：weixin_38521831

  1. vue 清空input标签 中file的值操作

  2. template中： methods中： onUpload(){ this.$refs. pathClear.value ='' }, 补充知识：将input file的选择的文件清空的两种解决方案 上传文件时,选择了文件后想清空文件路径，搜索了一下，用两种方法解决 第一种 var obj = document.getElementById(‘fileupload') ; obj.select(); document.selectio

  3. 所属分类：其它

    • 发布日期：2020-11-20
    • 文件大小：26kb
    • 提供者：weixin_38704011

  1. EDA/PLD中的Xilinx可编程逻辑器件的端接技术

  2. Xilinx可编程逻辑器件FPGA的SelectIO支持多达⒛种信号接口标准，而每一种标准包括多种驱动电流输出。不同的驱动电流和接口标准，其输出阻抗(内阻)不同，因此需选择相应的匹配电阻。对Xilinx器件，推荐采用串行端接技术。 　　当选择TTL/CMOS标准24 mA驱动电流时，其输出阻抗大致为13Ω。若传输线阻抗Zo＝50Ω，那么应该加一个JJΩ的源端匹配电阻。13Ω＋JjΩ＝46Ω(近似于50Ω，稍微有一点欠阻尼有助于信号的建立时间)。 　　当选择其他传输标准和驱动电流时，匹配阻抗会

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：69kb
    • 提供者：weixin_38648309

  1. CSS改变选择网页文字背景色

  2. 最近在访问一个网站的时候，我注意到，当其文字被选中时它有一个匹配他的网站的背景色，这个背景色通常是深蓝色。现在，如果您的网站不使用任何蓝色为文字背景，看上去会不会有点不合适？ 最近在访问一个网站的时候，我注意到，当其文字被选中时它有一个匹配他的网站的背景色，这个背景色通常是深蓝色。现在，如果您的网站不使用任何蓝色为文字背景，看上去会不会有点不合适？ 当寻找如何实现这一点的解决办法后，我感到惊喜，这竟然非常容易。只需添加以下的CSS到您的网页： ::selection{background: #A

  3. 所属分类：其它

    • 发布日期：2020-12-11
    • 文件大小：29kb
    • 提供者：weixin_38711041

  1. 通信与网络中的采用Virtex-5嵌入式三模以太网MAC进行设计

  2. 以太网是一个占据绝对优势的固线连接标准。Xilinx Virtex-5 以太网媒体接入控制器(以太网MAC)模块提供了专用的以太网功能，它和 Virtex-5 RocketIO GTP收发器以及 SelectIO 技术相结合，能够让用户与各种网络设备进行连接。在Virtex-5器件中，以太网MAC模块作为一个硬件块集成在FPGA内部。 在Xilinx设计环境中，以太网MAC是一个库原语，名为TEMAC。该原语包括一对10/100/1000 Mbps的以太网MAC。每个Virtex-5 LXT器

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：166kb
    • 提供者：weixin_38622467

  1. 超声相控阵检测系统设计和算法实现

  2. 基于实现超声成像的目的，采用了模块化的设计以及高集成度的芯片AD9273和HV7350，完成了64通道超声相控阵检测系统的硬件设计；利用Artix-7中的SelectIO资源，在FPGA内实现了300M，DDR，串行LVDS的AD9273采样输出的串并转换；利用FPGA的逻辑资源实现了数字正交包络检波算法，完成了接收波束成形，提高了系统的检测分辨率；利用USB2.0接口完成系统的配置和数据传输，实现了每秒50帧的成像速率，保证了系统成像的实时性。

  3. 所属分类：其它

« 12 »