注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. UVM-1.1d UVM_PHSAE源代码分析

  2. 读者在阅读过程中如果有任何意见或者建议，或者发现了任何错误，请发邮件到ydy12345678@163.com，或者电话联系13438884363，杨先生。我非常期待有人能和我探讨关于UVM的问题。 笔者，2013.10.04于成都高新区

  3. 所属分类：硬件开发

    • 发布日期：2013-10-04
    • 文件大小：648kb
    • 提供者：yangdeyong1980

  1. modelsim环境下运行UVM

  2. 实验环境：win7+modelsim10.4d 实验用例：输出hello_uvm; Modelsim10.4d在安装时已配置好uvm的连接dll文件，因此不再需要生成（在文件夹C:\modeltech64_10.4\uvm-1.1d\win64下）

  3. 所属分类：硬件开发

    • 发布日期：2017-11-14
    • 文件大小：90kb
    • 提供者：mangyegulang

  1. UVM fpga

  2. 对UVM结构熟悉的读者可跳过本节。 叫UVM“框架”可能并不确切（只是便于理解，可类比软件界的“框架”）。UVM全称为通用验证方法论。在硬件开发过程中，验证是十分重要的环节。可以说，左手开发，右手验证。在历史上，为了实现通用化的验证，前人摸爬滚打，创造出了UVM这一套框架。UVM前身是OVM，两者都是Accellera提出，UVM在OVM的基础上有所改进。 本文旨在用一种简单的方式介绍UVM的结构。期望读者能够读完本文后，成功搭建一个完整的UVM验证系统。

  3. 所属分类：硬件开发

    • 发布日期：2018-04-21
    • 文件大小：3mb
    • 提供者：qq_21539875

  1. UVM验证示例代码

  2. 一组UVM验证平台的示例代码，可以在Modelsim10.4 + UVM-1.1d环境下运行

  3. 所属分类：硬件开发

    • 发布日期：2018-07-03
    • 文件大小：2kb
    • 提供者：sinde5

  1. crc7的system verilog代码

  2. crc7的system verilog代码 以crc7为例进行UVM的验证 搭建环境。 本文使用的Quartus II 13.1（64 bit），器件库MAX V。写了一个Verilog的简单的crc7。 仿真环境是ModelSim 10.2c。虽说自带UVM库。但是，没找到Modelsim自带的uvm_dpi.dll，于是，还重新编译了一番。 本文在win 10下。下载uvm-1.1d（现在最新版本有1.2d了），放好。

  3. 所属分类：硬件开发

    • 发布日期：2018-02-22
    • 文件大小：446byte
    • 提供者：weixin_41750899

  1. uvm标准库源代码.rar

  2. 包括uvm-1.0、uvm-1.1a、uvm-1.1b、uvm-1.1c、uvm-1.1d、uvm-1.2版本的标准库，同时包括uvm-1.1、uvm-1.2的官方用户指南PDF文档。

  3. 所属分类：Linux

    • 发布日期：2021-02-02
    • 文件大小：24mb
    • 提供者：programmer_guan