注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 源程序集详细讲解 100例

  2. VHDL 源程序集 100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21

  3. 所属分类：其它

    • 发布日期：2009-05-03
    • 文件大小：227.57kb
    • 提供者：tanhaijun2007

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-07-17
    • 文件大小：229kb
    • 提供者：ft2569201

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-08-20
    • 文件大小：325kb
    • 提供者：sfhgky

  1. VHDL语言100例

  2. 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程死锁 第22例 振荡与

  3. 所属分类：其它

    • 发布日期：2009-08-31
    • 文件大小：313kb
    • 提供者：a339238363

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2010-04-15
    • 文件大小：333kb
    • 提供者：monml

  1. 基于VHDL的带符号减法器

  2. 基于VHDL的带符号减法器基于VHDL的带符号减法器基于VHDL的带符号减法器

  3. 所属分类：其它

    • 发布日期：2010-05-04
    • 文件大小：335byte
    • 提供者：zhubalazhubal

  1. VHDL加法器和减法器的原理

  2. 内含有 加法和减法 还有乘法的算法程序，是基于VHDL的希望对大家有用

  3. 所属分类：其它

    • 发布日期：2011-04-09
    • 文件大小：43kb
    • 提供者：boboxiaojie

  1. 8位ALU运算器（VHDL语言）

  2. （1）按照实验要求设计简单ALU，能执行8种操作，分别为： 1）加、减、增1、减1等4种8位算术运算； 2）与、或、非、异或等4种8位逻辑运算。 实现上，可以用一位M 作为进行算术运算或逻辑运算的控制位，M=0 时进行算术运算，M=1 时进行逻辑运算。另外用2位来表示4种操作。 （2）实现一些基本的PSW标志位： 1）进位/借位的输出标志位C； 2) 运算结果为零的输出标志位Z； 3) 运算结果为溢出的输出标志位V； 4) 运算结果为负数的输出标志位N。 （3）加减必须用最基本的1位全加器fa

  3. 所属分类：硬件开发

    • 发布日期：2011-05-18
    • 文件大小：26kb
    • 提供者：wwweet

  1. vhdl语言设计100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2011-05-24
    • 文件大小：229kb
    • 提供者：fqingchan

  1. VHDL做的彩灯和计数器

  2. 通过用VHDL语言设计各个模块，然后把各个模块生成原理图，再把各个模块组合起来，以实现能两位动态显示（串行）16进制减法器，并总体仿真及加载内部连接网线、总线定义引脚，下载到硬件实现它的功能。 通过自己个人去探索，按照自顶向下的设计方法，一个有4种显示模式的彩灯控制器。可通过按扭选择根据时钟控制四种模式循环变化，每种模式工作3秒。并可通过按扭选择、设置4种模式中的一种工作模式运行。

  3. 所属分类：嵌入式

    • 发布日期：2011-06-26
    • 文件大小：302kb
    • 提供者：zhuxishanren

  1. 4除4加减交替法阵列除法器的设计实验报告

  2. 阵列除法器是一种并行运算部件，采用大规模集成电路制造，与早期的串行除法器相比，阵列除法器不仅所需的控制线路少，而且能提供令人满意的高速运算速度。阵列除法器有多种形式，如不恢复余数阵列除法器、补码阵列除法器等等本实验设计的是加减交替阵列除法器。

  3. 所属分类：专业指导

    • 发布日期：2011-10-18
    • 文件大小：683kb
    • 提供者：kellycndn

  1. VHDL语言100例详解 程序代码

  2. 包括如下100例有关的VHDL描述文件，但解压后只有94例，其他部分错误 第1例?带控制端口的加法器 袁 媛（1） 第2例?无控制端口的加法器 袁 媛（4） 第3例?乘法器 袁 媛（6） 第4例?比较器 袁 媛（8） 第5例?二路选择器 袁 媛（11） 第6例?寄存器 袁 媛（13） 第7例?移位寄存器 袁 媛（16） 第8例?综合单元库 袁 媛（22） 第9例?七值逻辑与基本数据类型 袁 媛（29） 第10例?函数 袁 媛（32） 第11例?七值逻辑线或分辨函数 袁 媛（35） 第12例?转

  3. 所属分类：硬件开发

    • 发布日期：2011-11-10
    • 文件大小：312kb
    • 提供者：shamo88

  1. 基于FPGA设计的60进制减法器VHDL语言

  2. 基于FPGA设计的60进制减法器VHDL语言

  3. 所属分类：硬件开发

    • 发布日期：2012-10-28
    • 文件大小：2mb
    • 提供者：wuwen382723881

  1. vhdl 加减乘

  2. 加法器 减法器 乘法器 vhdL描述

  3. 所属分类：嵌入式

    • 发布日期：2012-11-26
    • 文件大小：14kb
    • 提供者：xingkaiyuan

  1. vhdl语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：硬件开发

    • 发布日期：2012-12-08
    • 文件大小：313kb
    • 提供者：cyliu5156

  1. VHDL设计简单例程100例

  2. VHDL设计简单例程100例,简单入门VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试

  3. 所属分类：其它

    • 发布日期：2013-08-03
    • 文件大小：333kb
    • 提供者：kenianhang

  1. VHDL实现的减法器

  2. 减法器由VHDL实现由加法器实现，带有仿真波形等等

  3. 所属分类：硬件开发

    • 发布日期：2014-03-11
    • 文件大小：304kb
    • 提供者：z893018902

  1. vhdl 四输入表决器 二位二进制乘法器 一位二进制全减器等源代码及仿真波形

  2. vhdl硬件设计语言 四输入表决器电路 二位二进制乘法器电路 一位二进制全减器等源代码及仿真波形 MAX plus II 仿真波形

  3. 所属分类：嵌入式

    • 发布日期：2008-11-19
    • 文件大小：274kb
    • 提供者：stellvie

  1. 32位减法器.rar

  2. 内含32位，8位减法器的vhd代码文件，和验证32位减法器设计正确的波形图的vwf文件，做实验时在网上搜了很久都没搜到用vhdl做的32位减法器，这些都是刚做完实验的验证过的，应该没有问题

  3. 所属分类：专业指导

    • 发布日期：2020-05-29
    • 文件大小：4kb
    • 提供者：zyNTXZ

  1. VHDL 八位二进制数减法器

  2. 本文主要给出VHDL八位二进制数减法器不带符号和带符号的两个程序。

  3. 所属分类：其它

    • 发布日期：2020-07-26
    • 文件大小：23kb
    • 提供者：weixin_38536841
« 12 »