点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - VHDL分频
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
分频器的VHDL描述
在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号时非常重要的。 介绍分频器的VHDL描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频。
所属分类:
专业指导
发布日期:2009-05-26
文件大小:1kb
提供者:
xiaoxiaofeng2008
vhdl分频器的设计
详细说明 分频器的设计,奇数,偶数分频器,任意数分频器等,
所属分类:
专业指导
发布日期:2009-08-21
文件大小:412kb
提供者:
greatwill88
VHDL进行分频的完备资料
使用硬件描述语言实现分频电路经常使用在数字电路设计中,消耗不多的逻辑单元就可以实现对时钟的操作,具有成本低、可编程等优点。
所属分类:
专业指导
发布日期:2009-11-17
文件大小:412kb
提供者:
lkimkru
VHDL分频器的设计
主要介绍各种分频的设计(奇数、偶数、小数等各种分频源代码,而且还可以调节占空比。)
所属分类:
硬件开发
发布日期:2009-12-13
文件大小:315kb
提供者:
nbziwei
fpga的奇数分频器
使用fpga制作的奇数的占空比为50%的分频器
所属分类:
硬件开发
发布日期:2010-01-20
文件大小:2kb
提供者:
renxiaoyaohao
VHDL分频器设计原理说明
VHDL分频器设计,多种方式 挺好的 值得一看
所属分类:
专业指导
发布日期:2010-08-09
文件大小:412kb
提供者:
csuseuchen
vhdl编写的分频器
已经经过验证仿真的vhdl分频器代码,适合初学者学习
所属分类:
嵌入式
发布日期:2010-12-10
文件大小:269kb
提供者:
yangxiaoytu
VHDL代码实现N分频
FPGA的硬件编程,用VHDL语言描述,将系统CLK任何分频
所属分类:
硬件开发
发布日期:2010-12-14
文件大小:827byte
提供者:
losedmylife
基于VHDL的半整数分频器的设计
基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计
所属分类:
硬件开发
发布日期:2011-03-20
文件大小:428kb
提供者:
zff1030901356_zff
vhdl任意整数分频模块
vhdl任意整数分频模块,功能:对输入时钟clock进行F_DIV倍分频后输出clk_out。,--//若分频系数为偶数,则输出时钟占空比为50%; --//若分频系数为奇数,则输出时钟占空比取决于输入时钟占空比和分 --//频系数(当输入为50%时,输出也是50%)。
所属分类:
专业指导
发布日期:2011-05-13
文件大小:2kb
提供者:
renyanyang1989
vhdl的分频器存储器蜂鸣器流水灯的设计
基于vhdl的分频器,存储器,蜂鸣器,流水灯的设计程序
所属分类:
嵌入式
发布日期:2011-07-12
文件大小:6kb
提供者:
liuying1987911
基于VHDL的分频电路与12归1电路设计
基于VHDL的分频电路与12归1电路设计,自己开发写的代码,可以运行在开发板上,希望对有需要的人有帮助。
所属分类:
硬件开发
发布日期:2011-11-18
文件大小:359kb
提供者:
ydpzg
分频和计数器
用VHDL设计,maxplus编写 分频 计数器 30进制 6进制
所属分类:
专业指导
发布日期:2011-12-30
文件大小:2kb
提供者:
wyslulu
vhdl分频:一个时钟频率产生三个不同频率
对一基带频率进行10,2,100分频产生三个不同频率
所属分类:
硬件开发
发布日期:2012-03-26
文件大小:1kb
提供者:
mzone2008
VHDL分频器设计
关于VHDL分频器设计的报告,包括各类简易分频器
所属分类:
嵌入式
发布日期:2012-04-07
文件大小:412kb
提供者:
vanbio
vhdl分频器
vhdl分频器,简洁好用,vhdl分频必备
所属分类:
硬件开发
发布日期:2012-10-30
文件大小:500byte
提供者:
zhuxiaobai123
VHDL 分频器 十分频
VHDL 分频器 十分频 div分频器 里面有详细注释
所属分类:
嵌入式
发布日期:2013-05-29
文件大小:887byte
提供者:
iq0516
vhdl分频器
vhdl分频程序点亮led,分频值较大,可以自行更改试用
所属分类:
其它
发布日期:2014-12-21
文件大小:283kb
提供者:
noreall
VHDL分频器设计
VHDL语言的分频器设计,包括整数分频,小数分频,偶数分频,奇数分频,半整数分频等。
所属分类:
其它
发布日期:2015-06-07
文件大小:412kb
提供者:
hejunbo790522
VHDL分频器
使用VHDL编写的分频器。主频率为50MHZ,进行分频后得到1HZ的时钟。
所属分类:
嵌入式
发布日期:2018-03-07
文件大小:521byte
提供者:
weixin_41776235
«
1
2
3
4
5
6
7
8
9
10
...
16
»