注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 时钟（带定时）

  2. 有关VHDL的电子时钟的程序的课程设计，分步讲解，比较的详细。

  3. 所属分类：专业指导

    • 发布日期：2009-05-05
    • 文件大小：10kb
    • 提供者：madolian

  1. vhdl报时时钟设计

  2. vhdl报时时钟设计 能进行正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。 能利用扬声器做整点报时： （1）当计时到达59分钟的第“51、53、55、57”秒鸣叫声频为512Hz； （2）当计时到达59分钟的第“59”秒整点报时，频率为1KHz。

  3. 所属分类：专业指导

    • 发布日期：2009-05-16
    • 文件大小：366kb
    • 提供者：q372948902

  1. 基于VHDL的世界时钟的设计与实现

  2. 随着科技的迅猛发展,EDA技术越来越受到社会的重视,在电子产品上占有比重越来越大,成为电子产业发展的一个重要方向.从EDA发展出发,本文从一个简单的应用实例来说明其应用,基于VHDL语言设计了一个世界时钟系统,实现了时,分,秒的标准计时,调节及时区选择等功能.

  3. 所属分类：专业指导

    • 发布日期：2009-05-30
    • 文件大小：118kb
    • 提供者：armxing

  1. 基于VHDL的数字时钟设计

  2. VHDL是一种标准的硬件描述语言,该语言可以描述硬件电路的功能、信号连接关系及定时关系,是当今电子设计自动化(EDA)的核心技术.本文通过简易电子表的设计实例,详细介绍了利用VHDL设计电路的流程和方法.

  3. 所属分类：专业指导

    • 发布日期：2009-05-30
    • 文件大小：201kb
    • 提供者：armxing

  1. Vhdl 设计的时钟

  2. 用vhdl语言设计的时钟，学习的成果，希望与大家共享

  3. 所属分类：专业指导

    • 发布日期：2009-06-08
    • 文件大小：4kb
    • 提供者：anqiangqiang

  1. 12/24小时数字时钟设计

  2. 基于VHDL语言的12、24小时数字时钟设计，完整的程序，下载即可用。

  3. 所属分类：专业指导

    • 发布日期：2010-03-10
    • 文件大小：2mb
    • 提供者：baiyun19880902

  1. 各种论文收集及杂料\基于VHDL的数字时钟设计

  2. 各种论文收集及杂料\基于VHDL的数字时钟设计

  3. 所属分类：专业指导

    • 发布日期：2010-05-29
    • 文件大小：83kb
    • 提供者：zhangmangui

  1. EDA带有复位端的数字时钟设计

  2. 由MUXPLUS2 软件以及VHDL语言设计的一个与生活中完全一样的数字时钟

  3. 所属分类：硬件开发

    • 发布日期：2010-06-01
    • 文件大小：525kb
    • 提供者：hudadexuesheng

  1. 基于FPGA的电子时钟设计

  2. 通信 计算机 毕设论文 FPGA 毕业论文 电子时钟 VHDL 基于FPGA的电子时钟设计

  3. 所属分类：硬件开发

    • 发布日期：2010-06-13
    • 文件大小：396kb
    • 提供者：fengfly2006

  1. VHDL 数字时钟设计论文

  2. 这是利用VHDL进行数码时钟设计的整篇论文，希望对大家有所帮助。

  3. 所属分类：专业指导

    • 发布日期：2010-06-13
    • 文件大小：150kb
    • 提供者：zhangpeng8810

  1. VHDL语言设计的 电子时钟

  2. 这是用VHDL语言设计的电子时钟的报告，用的软件是QuatusII,实验系统是康鑫公司的

  3. 所属分类：专业指导

    • 发布日期：2010-06-26
    • 文件大小：631kb
    • 提供者：sunyaofei

  1. 基于VHDL的电子时钟设计

  2. 电子时钟设计，基于vhdl描述的， PPT文档

  3. 所属分类：专业指导

    • 发布日期：2010-08-02
    • 文件大小：92kb
    • 提供者：supermanVV

  1. 用vhdl语言设计的数字时钟

  2. 用vhdl语言设计的数字时钟 基于maxplus2软件的描述

  3. 所属分类：教育

    • 发布日期：2011-06-10
    • 文件大小：4kb
    • 提供者：xiaohuhu2003

  1. vhdl课程设计(电子钟+闹铃)

  2. 一、系统功能概述 （一）、系统实现的功能： 1、具有“时”、“分”、“秒”的十进制数字显示（小时从00 ~ 23）。 2、具有手动校时、校分、校秒的功能。 3、有定时和闹钟功能，能够在设定的时间发出闹铃声。 4、能进行整点报时。从59分50秒起，每隔2秒发一次低音“嘟”的信号，连续5次，最后一次为高音“嘀”的信号。 （二）、各项设计指标： 1、显示部分采用的6个LED显示器，从高位至低位分别显示时、分、秒。 2、有一个设置调闹钟定时时间、正常时间的按钮，选择调的对象。 3、有三个按钮分别调时、

  3. 所属分类：专业指导

  1. EDA实验报告—数字时钟设计

  2. 一份完整的EDA实验报告——数字时钟设计，含源代码（VHDL语言）。中南大学的同学下载后可以直接使用。

  3. 所属分类：硬件开发

    • 发布日期：2011-07-04
    • 文件大小：222kb
    • 提供者：happyhjun

  1. 基于EDA的数字时钟设计

  2. 本系统由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整并能显示小时、分钟、秒。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟和秒均60进制。

  3. 所属分类：嵌入式

    • 发布日期：2011-11-01
    • 文件大小：537kb
    • 提供者：xlkang1987

  1. vhdl时钟设计

  2. 时钟设计 vhdl 时钟

  3. 所属分类：硬件开发

    • 发布日期：2008-06-23
    • 文件大小：91kb
    • 提供者：cxc_8494

  1. VHDL时钟设计

  2. VHDL 时钟设计代码 QUARTUS上运行通过

  3. 所属分类：嵌入式

    • 发布日期：2012-04-30
    • 文件大小：37kb
    • 提供者：afeie1

  1. 数字时钟设计VHDL

  2. 设计一个可以计时的数字时钟，其显示时间范围是00:00:00~23:59:59，且该时钟具有暂停计时、清零等功能。

  3. 所属分类：嵌入式

    • 发布日期：2012-11-22
    • 文件大小：56kb
    • 提供者：lsw59

  1. 基于硬件描述语言VHDL的数字时钟设计

  2. 这个设计很不错 与大家分享一下 硬件描述语言VHDL的数字时钟设计

  3. 所属分类：专业指导

    • 发布日期：2008-12-30
    • 文件大小：89kb
    • 提供者：lizhangmeimei
« 12 3 4 5 6 7 8 9 10 ... 17 »