在VHDL设计中，怎样消除抖动与滤波,经验分享

本文简单介绍了VHDL设计出现的毛刺等的两种改善方法。

在同一块电路板上，由于信号线的走线过长而产生的高频毛刺我们可以通过在接近输入端串联一个100欧左右的电阻来滤除。但是对于板外信号，或者板内其他干扰造成较大的抖动时只好采用积分电路来滤波，即串一个电阻还要并一个电容接地。      同样在VHDL中我们可以采用类似的办法，对于小于触发器建立时间的毛刺可以用时钟打一下实现滤波。但对于开关或按键抖动等较大的干扰，我们可以采用延时比较法或积分法，或者二者并用。     比较法：这个方法很好理解，就是若干个时钟周期读取的数据相同时我们认为收到了一个