LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY Vhdl1 IS PORT ( a : IN bit_vector(2 downto 0); s : OUT bit_vector(1 downto 0) ); END Vhdl1; ARCHITECTURE bd OF Vhdl1 IS

SEU暑假短学期--数字系统课程设计--电梯控制系统VHDL源代码 VHDL1

VHDL1位数码管动态显示的视频