注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog 乘法器

  2. verilog 编写的 乘法器 是一个.v文件 已通过验证

  3. 所属分类：电信

  1. 256位时序乘法器的verilog 代码

  2. 256位时序乘法器，的Verilog RTL代码，个人学习时用的，可供参考

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：3kb
    • 提供者：maoxf110

  1. 阵列乘法器的代码

  2. 里面有阵列乘法器的代码及实现波形，verilog语言

  3. 所属分类：专业指导

    • 发布日期：2012-04-23
    • 文件大小：125kb
    • 提供者：bingjie12345

  1. FPGA 乘法器

  2. Verilog HDL的全并行乘法器，基于流水线的乘法器，设计说明及代码

  3. 所属分类：其它

    • 发布日期：2012-08-28
    • 文件大小：299kb
    • 提供者：lz_15219600

  1. FPGA实现16位乘法器

  2. Verilog实现的16为乘法器，并用仿真代码。

  3. 所属分类：硬件开发

    • 发布日期：2013-03-17
    • 文件大小：782kb
    • 提供者：luohaoxiaoqi

  1. 乘法器设计

  2. 16位乘法器设计，详细verilog代码

  3. 所属分类：其它

    • 发布日期：2013-12-06
    • 文件大小：2kb
    • 提供者：u013059851

  1. verilog 带符号乘法器代码

  2. verilog 带符号乘法器代码，先求绝对值，最后保存符号位。

  3. 所属分类：硬件开发

    • 发布日期：2014-07-08
    • 文件大小：1kb
    • 提供者：sl509990518

  1. Verilog乘法器代码

  2. Verilog开发的乘法器代码，可以实现两个8位无符号数的乘法运算。仿真通过

  3. 所属分类：电信

    • 发布日期：2014-08-30
    • 文件大小：1020byte
    • 提供者：u013302657

  1. 八位乘法器

  2. 八位乘法器，用verilog编写的，很详细，其原理和代码都有，很好的学习文档

  3. 所属分类：嵌入式

    • 发布日期：2014-10-19
    • 文件大小：64kb
    • 提供者：qq_22187187

  1. Verilog四位乘法器实验报告（有代码）

  2. Verilog四位乘法器实验报告带有仿真图

  3. 所属分类：其它

    • 发布日期：2015-01-05
    • 文件大小：44kb
    • 提供者：yirigui1234

  1. 有限域乘法器设计代码

  2. 有限域乘法器设计Verilog代码，简单明了，8进制乘法器。

  3. 所属分类：硬件开发

    • 发布日期：2015-03-30
    • 文件大小：2kb
    • 提供者：domen_66

  1. 有限域GF128,128位矩阵乘法器代码

  2. 伽罗瓦域GF(2^128)乘法器是Ghash算法(一种用于加解密系统散列算法)的核心部件，其速度与硬件开销决定着整个Ghash模块的整体性能。本文通过Arash Reyhani-Masoleh 提出的一种算法，进行分析设计，然后用Verilog编程进行仿真，最后用Synplify 进行综合。最后，通过与一些其他的乘法器实现方法相比较，可以知道，依现在的硬件来看也是很容易实现。

  3. 所属分类：嵌入式

    • 发布日期：2018-01-09
    • 文件大小：31mb
    • 提供者：qq_39578222

  1. booth乘法器verilog HDL代码

  2. booth乘法器verilog HDL代码,希望和我一样的初学借鉴，更希望高手指点一下

  3. 所属分类：其它

    • 发布日期：2009-01-20
    • 文件大小：138kb
    • 提供者：tyfjkb

  1. 复数乘法器的verilog HDL设计代码

  2. 复数乘法器本身十分很简单，这里复数乘法器的乘积项的计算调用了wallace树乘法器，故本乘法器的verilog HDL代码中包括了wallace树乘法器模块。仔细内容请浏览我的博客。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-14
    • 文件大小：2kb
    • 提供者：reborn_lee

  1. 向量乘法器的verilog HDL设计代码

  2. 基于Wallace乘法器生成乘积项，向量乘法器自然而然得到。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-14
    • 文件大小：2kb
    • 提供者：reborn_lee

  1. 向量乘法器的verilog HDL设计代码及其测试文件（修改版）

  2. 本压缩文件包括向量乘法器以及其测试文件，向量乘法器本身原理简单，但其乘积项运用到了Wallace树乘法器，所以本代码是在Wallace树乘法器的基础上的向量乘法器。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-15
    • 文件大小：1kb
    • 提供者：reborn_lee

  1. 复数乘法器的verilog HDL设计代码及其测试文件（修改版）

  2. 本压缩文件包括复数乘法器以及其测试文件，复数乘法器本身原理简单，但其乘积项运用到了Wallace树乘法器，所以本代码是在Wallace树乘法器的基础上的复数乘法器。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-15
    • 文件大小：1kb
    • 提供者：reborn_lee

  1. 零基础学FPGA（八）手把手解析时序逻辑乘法器代码

  2. 上次看了一下关于乘法器的Verilog代码，有几个地方一直很迷惑，相信很多初学者看这段代码一定跟我当初一样，看得一头雾水，在网上也有一些网友提问，说这段代码不好理解，今天小墨同学就和大家一起来看一下这段代码，我会亲自在草稿纸上演算，尽量把过程写的详细些，让更多的人了解乘法器的设计思路。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：54kb
    • 提供者：weixin_38522552

  1. 零基础学FPGA（九）手把手解析时序逻辑乘法器代码

  2. 上次看了一下关于乘法器的Verilog代码，有几个地方一直很迷惑，相信很多初学者看这段代码一定跟我当初一样，看得一头雾水，在网上也有一些网友提问，说这段代码不好理解，今天小墨同学就和大家一起来看一下这段代码，我会亲自在草稿纸上演算，尽量把过程写的详细些，让更多的人了解乘法器的设计思路。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：91kb
    • 提供者：weixin_38501826

  1. Verilog乘法器代码

  2. Verilog乘法器代码，可以通过Vivado运行

  3. 所属分类：硬件开发

    • 发布日期：2020-12-19
    • 文件大小：186kb
    • 提供者：weixin_43074474
« 12 3 4 »