注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. CPU单周期设计

  2. 本资源是关于实现CPU单周期执行各条指令的设计 verilog语言实现，里边涵盖寄存器堆，控制器，ALU，RAM,ROM等模块的源代码设计 里边还包含有针对自主设计的指令的汇编解释器程序，将文件huibian.txt中的汇编代码译成相关编码 文件名为 opcode.coe 这个文件可直接被XINLINX软件调用

  3. 所属分类：硬件开发

    • 发布日期：2012-12-24
    • 文件大小：1001kb
    • 提供者：hubinzg

  1. verilog实现的多周期MIPS数据通路

  2. 本资源提供多周期MIPS数据通路的实现代码，包括其ALU、寄存器堆、数据存储器等部件

  3. 所属分类：其它

    • 发布日期：2008-12-11
    • 文件大小：1mb
    • 提供者：bruce_forever

  1. 计算机组成原理——多功能ALU设计实验

  2. 计算机组成原理上机报告，用Verilog语言实现多功能运算器ALU的设计实验，仿真波形并书写实验报告。编程环境：Vivado HSL，设计语言：Verilog HDL。文档排版：LaTeX。内附实现代码，仿真波形截图，完整文档TeX源文件和学校Logo等，可参考与修改，请勿传播。

  3. 所属分类：硬件开发

  1. Verilog实现ALU的代码

  2. Verilog实现ALU的代码

  3. 所属分类：硬件开发

    • 发布日期：2020-12-19
    • 文件大小：186kb
    • 提供者：weixin_43074474

  1. 使用Verilog设计一个冯诺依曼结构的CPU

  2. 使用Verilog设计一个冯诺依曼结构的CPU，实现以下4条指令： （1）addi: (rd) <- (rs) + imm （2）lw: (rd) <- memory((rs) + imm) （3）sw: memory((rd) + imm) <- (rs) （4）add: (rd) <- (rd) +(rs) CPU包含以下模块： （1）存储器Memory （2）时序信号产生模块CLOCK （3）取指令模块IFU （4）通用寄存器GR （5）ALU （6）控制器c

  3. 所属分类：硬件开发