注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog打造除法器驱动数码管（下）

  2. 上次讲到了如何利用自制的除法器，来驱动数码管的基本方法，这次让他支持负数显示，并让其“动起来”做一个“倒计时器”。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：49kb
    • 提供者：weixin_38662089