一些关于verilog和VHD的基本知识，有利于基础入门

altera_ug_fifo.pdf audio_dac_fifo.rar FIFO中文应用笔记.pdf FIFO基础知识.doc FPGASoPC软硬件协同设计纵横谈.pdf FPGA的VGA视频输出工程文件// freedev_vga FPGA的VGA视频输出工程文件.rar FreeDev FPGA音频开发环境和平台构建.pdf Nios系统基础上的UItra DMA数据传输模式.doc SD_Card_Audio// Audio_DAC_FIFO_altera的ip核 DE2_SD_C

硬件描述语言       是硬件设计人员和电子设计自动化   工具之间的界面其主要目的是用来编写设计文件建立电子系统行为级的仿真 模型即利用计算机的巨大能力对用
 或
建模的复杂数字逻辑进行仿真 然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表 根据 网表和某种工艺的器件自动生成具体电路然后生成该工艺条件下这种具体电路的延时模 型仿真验证无误后用于制造 芯片或写入 和