注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于Verilog_HDL的高效状态机设计

  2. 基于Verilog_HDL的高效状态机设计，描述了有限状态机设计的几种设计方法，分析了影响状态机设计时延、速度和电路综合面积问题，提出了一种高效状态机设计方法

  3. 所属分类：硬件开发

    • 发布日期：2011-04-22
    • 文件大小：213kb
    • 提供者：Qqichang