注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog_ViterbiDecoder.zip

  2. verilog实现（2，1，9）viterbi译码，包含全部模块及Testbench。修改部分代码，以通过Modelsim验证成功产生相应编码及译码波形。

  3. 所属分类：硬件开发

    • 发布日期：2020-06-20
    • 文件大小：13kb
    • 提供者：JifengZ9