开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

Xilinx可编程逻辑器件FPGA的SelectIO支持多达⒛种信号接口标准，而每一种标准包括多种驱动电流输出。不同的驱动电流和接口标准，其输出阻抗(内阻)不同，因此需选择相应的匹配电阻。对Xilinx器件，推荐采用串行端接技术。 　　当选择TTL/CMOS标准24 mA驱动电流时，其输出阻抗大致为13Ω。若传输线阻抗Zo＝50Ω，那么应该加一个JJΩ的源端匹配电阻。13Ω＋JjΩ＝46Ω(近似于50Ω，稍微有一点欠阻尼有助于信号的建立时间)。 　　当选择其他传输标准和驱动电流时，匹配阻抗会

Xilinx可编程逻辑器件FPGA的SelectIO支持多达⒛种信号接口标准，而每一种标准包括多种驱动电流输出。不同的驱动电流和接口标准，其输出阻抗(内阻)不同，因此需选择相应的匹配电阻。对Xilinx器件，推荐采用串行端接技术。 　　当选择TTL/CMOS标准24 mA驱动电流时，其输出阻抗大致为13Ω。若传输线阻抗Zo＝50Ω，那么应该加一个JJΩ的源端匹配电阻。13Ω＋JjΩ＝46Ω(近似于50Ω，稍微有一点欠阻尼有助于信号的建立时间)。 　　当选择其他传输标准和驱动电流时，匹配阻抗会