注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 用VHDL语言编写的lcd驱器.rar

  2. 学习niosII很好玩，特别是在解决问题的时候 实验3 NiosII 内置字符型LCD控制器实验 实验平台：Altera CycloneII EP2C8 核心板 本实验使用如下IP：NiosII软核、SDRAM控制器、字符型LCD控制器、JTAGUART（调试很方便）、PLL锁相环

  3. 所属分类：iOS

    • 发布日期：2009-05-12
    • 文件大小：1mb
    • 提供者：woai502ok

  1. SDRAM控制器 适用于DE1 (IP核)

  2. 此控制器有带驱动说明，适用于Altera DE1开发板使用，

  3. 所属分类：其它

    • 发布日期：2009-06-18
    • 文件大小：1mb
    • 提供者：wind412

  1. Altera提供的sdram ip core应用小节

  2. 应用altera sdram ip的小结，详细的介绍了ip的应用，以及存在的问题和解决办法，实用性很强

  3. 所属分类：专业指导

    • 发布日期：2010-03-19
    • 文件大小：229kb
    • 提供者：kelly07050505

  1. FPGA的RS232 IP核（Altera VHDL源码）

  2. 难得的Altera FPGA IP核代码，可以编译通过并使用，先传一份试试，我这还有PS2，VGA，SDRAM-Controller

  3. 所属分类：硬件开发

    • 发布日期：2011-06-11
    • 文件大小：541kb
    • 提供者：wgwang314

  1. Altera 官方SDRAM_controller IP CORE源代码

  2. altera官方的SDRAM控制器源代码，具有很高的实用参考价值，同时可以学习规范的IP核设计。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-28
    • 文件大小：2mb
    • 提供者：lipp512

  1. Altera官方SDRAM_controller IP CORE

  2. altera官方的SDRAM控制器源代码，具有很高的实用参考价值，同时可以学习规范的IP核设计。

  3. 所属分类：嵌入式

    • 发布日期：2014-08-16
    • 文件大小：2mb
    • 提供者：ninibqbq

  1. Altera 官方SDRAM_controller IP CORE

  2. Altera 官方SDRAM_controller IP CORE，包括quartus工程环境

  3. 所属分类：其它

    • 发布日期：2018-07-10
    • 文件大小：3mb
    • 提供者：qq_40159408

  1. 基于VHDL的SDRAM控制器的实现.pdf

  2. 在详细阐读SDRAM数据文档的前提下，参考ALTERA公司的IP core,利用可编程器件（CPLD,FPGA）设计了一种通用的SDRAM控制器。它具有

  3. 所属分类：其它

    • 发布日期：2019-09-05
    • 文件大小：451kb
    • 提供者：weixin_38744207

  1. EDA/PLD中的基于VHDL的SDRAM控制器的实现

  2. 在高速实时或者非实时信号处理系统当中，使用大容量存储器实现数据缓存是一个必不可少的环节，也是系统实现中的重点和难点之一。SDRAM（同步动态随机访问存储器）具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存的首选存储介制裁。但是SDRAM存储体结构与RAM有较大差异，其控制时序和机制也较复杂，限制了SDRAM的使用。目前，虽然一些能家长微处理器提供了和SDRAM的透明接口，但其可扩展性和灵活性不够，难以满足现实系统的要求，限制了SDRAM的使用。 　　在详细阐读SDRAM数据文档的前

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：245kb
    • 提供者：weixin_38632488

  1. 基于8086 CPU 的单芯片计算机系统的设计

  2. 所谓单芯片计算机即是将传统PC 机箱里的主板上的芯片组、CPU、内存、显卡、声卡和网卡等最大限度的集成在单个芯片中。单芯片计算机与传统PC 相比，重量、体积和功耗大幅下降，从而系统性能将得到很大地改善，同时带来价格的突破性下降，直接促进计算机的迅速普及。本文搭建的单芯片计算机系统基于标准8086 CPU，集成了AMBA 总线、SDRAM、8255、ROM 等外围IP，并在Altera DE2 FPGA 开发板上实现了功能演示。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：427kb
    • 提供者：weixin_38568548

  1. 嵌入式系统/ARM技术中的基于Avalon总线的可配置LCD控制器IP核的设计

  2. 基于NiosII 软核的SOPC（System On Programmable Chip）是Altera 公司提出的片上可编程系统解决方案，它将CPU、存储器、I/O接口、DSP 模块以及锁相环（PLL）的系统设计所必须的模块集成到一片FPGA 上，构成一个可编程的片上系统，使所设计的电路在其规模、可靠性、体积、功耗、功能、上市周期、开发成本、产品维护以及硬件升级等多方面实现最优化。 　　　　目前在Altera SOPC Builder 下集成了包括UART、SPI、Ethernet、SDRAM

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：92kb
    • 提供者：weixin_38680664

  1. 支持Altera Stratix II的DDR2 SDRAM接口开始提供

  2. Altera与Northwest Logic宣布为Altera的高密度Stratix II与Stratix II GX FPGA，提供经过硬件验证的667-Mbps DDR2 SDRAM接口，这个接口结合了Altera的自动校准DDR2 PHY与Northwest Logic的全功能DDR2 SDRAM控制器核心，在最高的内存传输量时，可大幅地简化DDR2 SDRAM的接口设计。     Altera的DDR2 PHY已经过最佳化，以便在处理、电压与温度变动过程中提供卓越的性能，它可支持完整

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：46kb
    • 提供者：weixin_38550812

  1. EDA/PLD中的Altera FPGA支持667Mbps DDR2 SDRAM数据速率

  2. Altera公司今天宣布其Stratix:registered: II器件系列达到支持667Mbps DDR2 SDRAM接口数据速率的标准。Altera新的自校准PHY存储器接口控制器知识产权（IP）内核以及Stratix II FPGA优异的信号完整性使Altera能够帮助高速应用设计人员达到如此高的数据速率。 Micron技术有限公司高级技术和战略营销执行总监Terry Lee评论说：“Micron很高兴能够与Altera合作，提供市场上最好的存储器解决方案，满足高端存储系统的需求。对于要

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：49kb
    • 提供者：weixin_38655780

  1. EDA/PLD中的SDRAM控制器的设备与VHDL实现

  2. 在高速实时或者非实时信号处理系统当中，使用大容量存储器实现数据缓存是一个必不可少的环节，也是系统实现中的重点和难点之一。SDRAM（同步动态随机访问存储器）具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存的首选存储介制裁。但是SDRAM存储体结构与RAM有较大差异，其控制时序和机制也较复杂，限制了SDRAM的使用。目前，虽然一些能家长微处理器提供了和SDRAM的透明接口，但其可扩展性和灵活性不够，难以满足现实系统的要求，限制了SDRAM的使用。 在详细阐读SDRAM数据文档的前提

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：93kb
    • 提供者：weixin_38727579

  1. FPGA——pll锁相环配置及调用（基础篇）

  2. IP（Intellectual Property）即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定 义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之，这里的 IP 即电 路功能模块。 IP 核在数字电路中常用于比较复杂的功能模块（如 FIFO、 RAM、 FIR 滤波 器、 SDRAM 控制器、 PCIE 接口等）设计成参数可修改的模块，让其他用户可以直接调用 这些模块。随着设计规模增大，复杂度提高，使用 IP 核可以提高开发效率，减少设计和调

  3. 所属分类：深度学习

  1. 基于VHDL的SDRAM控制器的实现

  2. 在高速实时或者非实时信号处理系统当中，使用大容量存储器实现数据缓存是一个必不可少的环节，也是系统实现中的重点和难点之一。SDRAM（同步动态随机访问存储器）具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存的存储介制裁。但是SDRAM存储体结构与RAM有较大差异，其控制时序和机制也较复杂，限制了SDRAM的使用。目前，虽然一些能家长微处理器提供了和SDRAM的透明接口，但其可扩展性和灵活性不够，难以满足现实系统的要求，限制了SDRAM的使用。 　　在详细阐读SDRAM数据文档的前提下

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：229kb
    • 提供者：weixin_38530536