注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 关于ALTERA提供的FIFO核使用原理

  2. ALTERA提供了LPM_FIFO参数宏模块，可以在代码中例化使用。 FIFO有两种工作模式：（1）SCFIFO，（2）DCFIFO 其中SCFIFO指读写用一个时钟进行同步，可以支持同时读写的功能。 其中DCFIFO指读写使用不同的时钟进行同步，这在设计多时钟系统中相当有用，可用于不同时钟同步信号之间的同步调整。

  3. 所属分类：硬件开发

    • 发布日期：2012-05-17
    • 文件大小：87kb
    • 提供者：vieworld177

  1. 带有双时钟fifo的串口Verilog代码

  2. quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，收和发模块之间插入了一个 跨时钟域的FIFO，供大家一起学习和参考，本代码有参考www.fpga4fun.com网站的资料。该代码稳定可靠，可用作fpga设计和调试

  3. 所属分类：嵌入式

    • 发布日期：2013-12-27
    • 文件大小：18kb
    • 提供者：amugou

  1. ram2fifo控制器说明

  2. 用一片sram实现50M以内的读写无冲突。同时支持突发读写操作，以及任意地址的读写切换，等等等等。整个设计由同步设计，通过dcfifo异步操作，sram在百兆以内稳定可靠。

  3. 所属分类：电子商务

    • 发布日期：2014-05-07
    • 文件大小：431kb
    • 提供者：wangwo123123

  1. DCFIFO的设计实例

  2. 实现乒乓操作，数据缓存，里面有数据选择器

  3. 所属分类：其它

    • 发布日期：2014-05-10
    • 文件大小：33kb
    • 提供者：z_alon

  1. Altera官方的FIFO使用指导

  2. ALTERA官方给出的FIFO使用说明，在LPM库中提供了参数可配置的单时钟FIFO(SCFIFO)和双时钟FIFO(DCFIFO)。

  3. 所属分类：硬件开发

    • 发布日期：2016-01-18
    • 文件大小：1mb
    • 提供者：hit100220320