注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DDR的原理和时序

  2. DDR的原理解释和时序说明，方便用户学习参考

  3. 所属分类：其它

    • 发布日期：2012-02-03
    • 文件大小：2097152
    • 提供者：mingtian_zihua

  1. DDR内存讲解

  2. DDR内存讲解 计算方法 layout要点

  3. 所属分类：硬件开发

    • 发布日期：2012-02-15
    • 文件大小：2097152
    • 提供者：fdsffj

  1. DDR系列内存详解及硬件设计规范

  2. DDR系列内存详解及硬件设计规范-希望对您有帮助

  3. 所属分类：嵌入式

    • 发布日期：2012-02-15
    • 文件大小：2097152
    • 提供者：alivezn_0

  1. ALLEGRO 约束规则设置步骤（以DDR 为例）

  2. 详细介绍了ALLEGRO 约束规则设置步骤（以DDR 为例），对于初学者很有帮助

  3. 所属分类：嵌入式

    • 发布日期：2012-02-18
    • 文件大小：239616
    • 提供者：houhei84541

  1. DDR内存布线指导_Micron.pdf

  2. Micro DDR 内存布线指导 观点 在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR 或者DDR2，SDRAM 打交道。DDR的工作频率很高，因此，DDR 的Layout 也就成为了一个十分关键的问题，很多时候，DDR 的布线直接影响着信号完整性。下面本文针对DDR 的Layout 问题进行讨论

  3. 所属分类：硬件开发

    • 发布日期：2012-02-20
    • 文件大小：423936
    • 提供者：hmanhcc

  1. FPGA实现 DDR SDRAM FPGA控制器

  2. DDR SDRAM 高容量和快速度的优点使它获得了广泛的应用，但是其接口与目前广泛 应用的微处理器不兼容。介绍了一种通用的DDR SDRAM控制器的设计，从而使得DDR SDRAM 能 应用到微处理器中去。

  3. 所属分类：硬件开发

    • 发布日期：2012-02-20
    • 文件大小：114688
    • 提供者：hmanhcc

  1. DDR布线参考设计

  2. DDR布线参考设计

  3. 所属分类：硬件开发

    • 发布日期：2012-02-26
    • 文件大小：1026048
    • 提供者：tuoyunfeng

  1. 使用FPGA控制DDR实现步骤与注意细节

  2. 文档目的：通过一个例子，详细介绍如何使用Cyclone III FPGA实现对4片DDR的控制。 包含内容： 1. 生成DDR Control IP核的过程； 2. 如何参考Altera所提供的IO管脚说明文档； 3. 如何分配DDR的数据线； 4. 如何分配DDR的地址线； 5. 如何分配DDR的控制线； 6. 在综合、布线过程中所需注意的实现细节，为提高效率如何使用的辅助工具； 本文档为原创，是结合一个实际的项目所编写的，对其它的项目实现具有较强的借鉴和指导意义。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-12
    • 文件大小：1048576
    • 提供者：etpolo

  1. DDR内存常用品牌颗粒识别

  2. DDR内存常用品牌颗粒识别,如何识别DDR运用

  3. 所属分类：硬件开发

    • 发布日期：2012-03-17
    • 文件大小：152576
    • 提供者：mltlph

  1. ddr sdram controller IP core

  2. ddr sdram controller IP core writen in verilog. source include ddr sdram controller verilog design files and simulation model etc.

  3. 所属分类：硬件开发

    • 发布日期：2012-03-28
    • 文件大小：23552
    • 提供者：uestcnn

  1. DDR内存布线指导

  2. 在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR或者DDR2，SDRAM打交道。DDR的工作频率很高，因此，DDR的布线（或者Layout）也就成为了一个十分关键的问题，很多时候，DDR的布线直接影响着信号完整性。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-30
    • 文件大小：410624
    • 提供者：realsendoh

  1. micron DDR chip technical note

  2. micron ddr chip GENERAL DDR SDRAM FUNCTIONALITY

  3. 所属分类：硬件开发

    • 发布日期：2012-04-09
    • 文件大小：261120
    • 提供者：jackle_zheng

  1. DDR,SDRAM布线规范

  2. DDR,SDRAM布线规范

  3. 所属分类：硬件开发

    • 发布日期：2012-04-15
    • 文件大小：1048576
    • 提供者：wwcandwwf

  1. DDR LAYOUT

  2. 飞思卡尔 DDR LAYOUT 技术特点,DDR LAYOUT 布局,DDR LAYOUT 分析

  3. 所属分类：专业指导

    • 发布日期：2012-05-14
    • 文件大小：844800
    • 提供者：airma1981

  1. DDR SDRAM控制器的FPGA实现

  2. DDR SDRAM控制器的FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2008-06-30
    • 文件大小：142336
    • 提供者：eway_zhong

  1. 内存的原理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus_DRAM

  2. 内存的原理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus_DRAM

  3. 所属分类：其它

    • 发布日期：2012-05-19
    • 文件大小：7340032
    • 提供者：xtt1201

  1. DDR的原理和时序

  2. DDR的原理和时序

  3. 所属分类：硬件开发

    • 发布日期：2012-05-21
    • 文件大小：2097152
    • 提供者：wsxlj12

  1. DDR验证和调试的高级方法

  2. DDR的调试和验证以及一些测试方法的介绍。

  3. 所属分类：硬件开发

    • 发布日期：2012-05-24
    • 文件大小：2097152
    • 提供者：shanghaitan2011

  1. DDR总结内容

  2. 个人辛苦整理的DDR的操作总结，包含了SDRAM,DDR,DDR2，DDR3的全部内容。其中SDRAM和DDR的介绍比较的详细。看了就一定会对他们的应用与控制有所了解。

  3. 所属分类：硬件开发

    • 发布日期：2012-08-12
    • 文件大小：8388608
    • 提供者：xiongjinyan

  1. DDR硬件设计要点

  2. DDR硬件设计要点，DDR的时钟为差分走线，一般使用终端并联100欧姆的匹配方式，差分走线差分对控制阻抗为100ohm，单端线50ohm

  3. 所属分类：其它

    • 发布日期：2012-08-15
    • 文件大小：62464
    • 提供者：xinghai5000
« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »