注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 缓冲器fifo的介绍

  2. 一、先入先出队列(First Input First Output，FIFO)这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

  3. 所属分类：专业指导

    • 发布日期：2009-07-31
    • 文件大小：28672
    • 提供者：liujie3948

  1. FIFO的基本知识 PDF版

  2. 介绍了FIFO的基本原理，以及设计要点，文章写的比较清楚易懂，希望对大家有帮助 PS：为什么一定要20字啊

  3. 所属分类：专业指导

    • 发布日期：2009-09-28
    • 文件大小：1048576
    • 提供者：fengzhishang58

  1. 异步FIFO的设计，结够，程序

  2. 一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处理（work off）两个时钟，因此在大多数情况下，FIFO工作于独立的两个时钟之间。然而，我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到，但它为更多的复杂设计搭建一个平台，这是非常有用的。

  3. 所属分类：专业指导

    • 发布日期：2010-05-12
    • 文件大小：545792
    • 提供者：xiaoganer1204

  1. 关于Avalon-ST Single Clock FIFO比较全的资料qsys

  2. 这里面是关于qsys中元器件的介绍的，找了好多资料，发现这里面对于Avalon-ST Single Clock FIFO的介绍稍微详细一些；

  3. 所属分类：硬件开发

    • 发布日期：2014-07-31
    • 文件大小：1048576
    • 提供者：dl_62532

  1. 异步FIFO入门介绍

  2. 详细的介绍FIFO 自己看过 收获挺多的

  3. 所属分类：嵌入式

    • 发布日期：2014-09-27
    • 文件大小：622592
    • 提供者：qq_20390063

  1. 基于FPGA同步fifo的设计

  2. 代码主要介绍一下同步fifo用verilog实现。fifo是 first input first output 的缩写，即先进先出队列，fifo一般用作不同时钟域的缓冲器。fifo根据读和写的时钟是否为同一时钟分为同步fifo和异步fifo。异步fifo相比同步fifo来说，设计更加复杂一点。本文中讲述的是同步fifo的一种设计方法。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-29
    • 文件大小：449536
    • 提供者：xffjpf

  1. STM32 按键FIFO的实现.rar

  2. 1、设计按键FIFO的优点 　　要介绍实现按键FIFO的优点，首先要了解FIFO的一些基本概念。FIFO即First In First Out，是一种先进先出的数据缓存方式，例如在超市购物之后我们会提着满满的购物车来到收银台排在结账队伍的最后等待付款，先排队的客户先付款离开，后面排队的只有等待前面付款离开才能进行付款。说白了FIFO就是这样一种先进先出机制，先存入的数据在读取时最先被读取到。 　　设计按键FIFO注意有三个方面的优点（来自于安富莱电子Eric2013大佬总结）：

  3. 所属分类：C

    • 发布日期：2020-03-18
    • 文件大小：51200
    • 提供者：u010474219

  1. 基于FIFO的DDC与DSP高速数据传输实现

  2. 软件无线电数字中频接收机通常采用可编程数字下变频器DDC和DSP的实现方案。中频模拟信号通过A/D数字化，送入DDC混频、抽取滤波处理，DSP接收到的是DDC输出的低速零中频信号，其后的解调、译码、信号识别等算法都可以用DSP来实现。文章介绍了基于FIFO的DDC与DSP高速数据传输实现方法。根据硬件结构提出了设计时应该注意的问题。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：76800
    • 提供者：weixin_38638596

  1. 基于FPGA和FIFO的信号延时系统设计

  2. 结合短波通信的原理，介绍了短波多径传输延时效应，提出了一种全新的信号延时模拟 方法，该方法基于FPGA和FIFO，测试结果表明其能满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：459776
    • 提供者：weixin_38686542

  1. 多路数据采集系统中FIFo的设计

  2. 首先介绍了多路数据采集系统的总体设计、FIFO芯片IDT7202。然后分别分析了FIFO与CPLD、AD接口的设计方法。由16位模数转换芯片AD976完成模拟量至位数字量的转换，由ATERA公司的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别。采用FIFO器件作为高速A／D与DSP处理器间的数据缓冲，有效地提高了处理器的工作效率。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：161792
    • 提供者：weixin_38656374

  1. 基于SRAM/DRAM的大容量FIFO的设计与实现

  2. 本文分别针对Hynix公司的两款SRAM和DRAM器件，介绍了使用CPLD进行接口连接和编程控制，来构成低成本、大容量、高速度 FIFO的方法。该方法具有通用性,可以方便地移植到与其他RAM器件相连的应用中去[1]。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：191488
    • 提供者：weixin_38607088

  1. Linux 进程通信之FIFO的实现

  2. 主要介绍了Linux 进程通信之FIFO的实现，文中通过示例代码介绍的非常详细，对大家的学习或者工作具有一定的参考学习价值，需要的朋友们下面随着小编来一起学习学习吧

  3. 所属分类：其它

    • 发布日期：2020-09-14
    • 文件大小：37888
    • 提供者：weixin_38746926

  1. 同步FIFO和异步FIFO的Verilog实现

  2. 介绍同步FIFO原理，并且提供了verilog源代码；详细介绍了异步FIFO原理和两种实现方法，并提供verilog源代码。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：66560
    • 提供者：woshihuangayn3

  1. 基于SRAM/DRAM的大容量FIFO的设计与实现

  2. 本文分别针对Hynix公司的两款SRAM和DRAM器件，介绍了使用CPLD进行接口连接和编程控制，来构成低成本、大容量、高速度FIFO的方法。该方法具有通用性,可以方便地移植到与其他RAM器件相连的应用中去。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：181248
    • 提供者：weixin_38740397

  1. 基于PCI接口芯片外扩FIFO的FPGA实现

  2. 摘要：介绍了 PCI 9054接口芯片的性能及数据传输特点，提出了一种基于 PCI 9054外扩异步 FIFO（先进先出）的 FPGA（现场可编程门阵列）实现方法。由于 PCI 9054内部 FIFO存储器主要用于数据的读写控制，容量有限，不能满足半实物仿真系统数据传输的要求。因此，本文利用 FPGA来实现外扩异步 FIFO的方法。该方法采用模块化的设计思想，用 FPGA作为系统的控制核心，解决了半实物仿真系统数据传输过程中由计算机中断而引起的数据传输间歇性问题。 　　0. 引言 　　目前，计

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：168960
    • 提供者：weixin_38553791

  1. 单片机与DSP中的多路数据采集系统中FIFo的设计

  2. 摘 要：首先介绍了多路数据采集系统的总体设计、FIFO芯片IDT7202。然后分别分析了FIFO与CPLD、AD接口的设计方法。由16位模数转换芯片AD976完成模拟量至位数字量的转换，由ATERA公司的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别。采用FIFO器件作为高速A／D与DSP处理器间的数据缓冲，有效地提高了处理器的工作效率。 　　随着数字信号处理芯片DSP技术的发展，信号处理的速度越来越快，容量越来越大，为了配合不同时钟域之间的数据

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：132096
    • 提供者：weixin_38564598

  1. 工业电子中的基于SRAM和DRAM结构的大容量FIFO的设计

  2. １　引言 　　ＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　Ｏｕｔ）是一种具有先进先出存储功能的部件，在高速数字系统当中通常用作数据缓存。在高速数据采集、传输和实时显示控制领域中，往往需要对大量数据进行快速存储和读取，而这种先进先出的结构特点很好地适应了这些要求，是传统ＲＡＭ无法达到的。 　　许多系统都需要大容量ＦＩＦＯ作为缓存，但是由于成本和容量限制，常采用多个ＦＩＦＯ芯片级联扩展，这往往导致系统结构复杂，成本高。本文分别针对Ｈｙｎｉｘ公司的两款ＳＲＡＭ和ＤＲＡＭ器件，介绍了使用ＣＰＬＤ进行接口

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：315392
    • 提供者：weixin_38690522

  1. 基于SRAM/DRAM的大容量FIFO的设计与实现

  2. 1 引言FIFO(First In First Out)是一种具有先进先出存储功能的部件。在高速数字系统当中通常用作数据缓存。在高速数据采集、传输和实时显示控制领域中．往往需要对大量数据进行快速存储和读取，而这种先进先出的结构特点很好地适应了这些要求，是传统RAM无法达到的。许多系统都需要大容量FIFO作为缓存，但是由于成本和容量限制，常采用多个FIFO芯片级联扩展，这往往导致系统结构复杂，成本高。本文分别针对Hynix公司的两款SRAM和DRAM器件，介绍了使用CPLD进行接口连接和编程控制，

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：189440
    • 提供者：weixin_38752074

  1. 基于SRAMDRAM的大容量FIFO的设计与实现

  2. 1 引言　　FIFO(First In First Out)是一种具有先进先出存储功能的部件。在高速数字系统当中通常用作数据缓存。在高速数据采集、传输和实时显示控制领域中．往往需要对大量数据进行快速存储和读取，而这种先进先出的结构特点很好地适应了这些要求，是传统RAM无法达到的。　　许多系统都需要大容量FIFO作为缓存，但是由于成本和容量限制，常采用多个FIFO芯片级联扩展，这往往导致系统结构复杂，成本高。本文分别针对Hynix公司的两款SRAM和DRAM器件，介绍了使用CPLD进行接口连接和编

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：89088
    • 提供者：weixin_38659622

  1. 基于SRAM和DRAM结构的大容量FIFO的设计与实现

  2. 分别基于Hynix公司的SRAM HY64UD16322A和DRAM HY57V281620E，介绍了采用两种不同的RAM结构，通过CPLD来设计并实现大容量FIFO的方法。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：678912
    • 提供者：weixin_38514805
« 12 3 4 5 6 7 8 9 10 ... 21 »