注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. fix_to_float32.v

  2. 用Verilog HDL编写的定点数转单精度浮点数的程序模块，modelsim仿真和上板实验成功，在输出端口加了几个寄存器延时来匹配xilinx官方的输出时序，经测试和xilinx官方IP核时序基本保持一致。

  3. 所属分类：嵌入式

    • 发布日期：2019-09-02
    • 文件大小：4kb
    • 提供者：suifeng654456