Verilog中，for和generate-for 循环对于电路结构影响的实验，对比不同写法得到的电路结构和综合结果。可参考文章https://blog.csdn.net/weixin_44544687/article/details/109720389