注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 《基于FPGA的QPSK调制解调电路设计与实现》附VHDL程序！

  2. 数字调制解调技术在数字通信中占有非常重要的地位,数字通信技术与FPGA的结合是现代通信系统发展的一个必然趋势。文中介绍了QPSK调制解调的原理,并基于FPGA实现QPSK调制解调电路。MAX+PLUSII环境下的仿真结果表明了该设计的正确性。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-11
    • 文件大小：176kb
    • 提供者：xiaoming8253

  1. 用VHDL语言实现QPSK调制的经典程序！

  2. 数字调制解调技术在数字通信中占有非常重要的地位,数字通信技术与FPGA的结合是现代通信系统发展的一个必 然趋势。 本程序时采用VHDL语言实现QPSK调制的经典程序！

  3. 所属分类：硬件开发

    • 发布日期：2009-08-11
    • 文件大小：1kb
    • 提供者：xiaoming8253

  1. qpsk基带通信设计及其fpga实现的研究

  2. 全文基于FPGA实现的QPSK数字调制解调器具有体积小、集成度高和软件可升级等优点，这为设计高集成和高灵活性的通信系统提供了技术基础。

  3. 所属分类：硬件开发

    • 发布日期：2010-03-15
    • 文件大小：4mb
    • 提供者：qywyj169

  1. 基于FPGA的QPSK调制解调电路设计与实现.pdf

  2. 基于FPGA的QPSK调制解调电路设计与实现.pdf该文件用fpga实现了qpsk的调制解调的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2010-04-07
    • 文件大小：176kb
    • 提供者：yutb147369

  1. 基于FPGA的QPSK调制解调器的设计

  2. 基于FPGA的QPSK调制解调器的设计，用FPGA来实现调制解调的方法

  3. 所属分类：硬件开发

    • 发布日期：2011-02-21
    • 文件大小：2mb
    • 提供者：zhuminchange

  1. QPSK调制解调器的设计及FPGA实现

  2. QPSK调制解调器的设计及FPGA实现、QPSK调制解调的详细讲解

  3. 所属分类：网络管理

  1. 基于FPGA的QPSK调制解调电路设计与实现

  2. 基于FPGA的QPSK调制解调电路设计与实现，很不错的资源。

  3. 所属分类：专业指导

    • 发布日期：2013-04-15
    • 文件大小：176kb
    • 提供者：u010306229

  1. 基于FPGA的QPSK信号源的设计与实现

  2. 基于FPGA的QPSK信号源的设计与实现，关于QPSK调制的文档推荐。

  3. 所属分类：嵌入式

    • 发布日期：2013-08-28
    • 文件大小：43kb
    • 提供者：tangtest2012

  1. fpga实现qpsk 南航通信综合课设

  2. fpga实现qpsk 南航四院大四学生通信综合课设

  3. 所属分类：嵌入式

    • 发布日期：2014-02-28
    • 文件大小：9mb
    • 提供者：u013827662

  1. QPSK调制的FPGA实现源程序

  2. 利用FPGA实现QPSK调制的Verilog源代码，简单实用。

  3. 所属分类：其它

    • 发布日期：2016-03-29
    • 文件大小：1mb
    • 提供者：king7639

  1. qpsk调制解调fpga实现的非常完整工程，Verilog语言编写

  2. 这是一个非常完整的qpsk调制解调用fpga实现的工程，在工程中已经能够正常使用，使用的quartus ii 开发，使用Verilog语言，文件中还包含了各种滤波器的系数文件，还有matlab仿真文件，整个工程包含从串并变换，相位映射，到成型滤波，中通滤波，cic滤波，调制，再到解调过成的下变频，匹配滤波，载波提取，位定时，判决，整个完整的过程,

  3. 所属分类：其它

    • 发布日期：2018-01-30
    • 文件大小：12mb
    • 提供者：qq_36374303

  1. 完整的qpsk调制解调用fpga实现的工程

  2. 这是一个非常完整的qpsk调制解调用fpga实现的工程，在工程中已经能够正常使用，使用Verilog语言，文件中还包含了各种滤波器的系数文件，还有matlab仿真文件，整个工程包含从串并变换，相位映射，到成型滤波，中通滤波，cic滤波，调制，再到解调过成的下变频，匹配滤波，载波提取，位定时，判决，整个完整的过程,

  3. 所属分类：其它

    • 发布日期：2018-11-01
    • 文件大小：13mb
    • 提供者：fcc2008

  1. 基于FPGA实现QPSK调制解调

  2. 本资源利用FPGA实现了QPSK全数字调制解调器设计，其中包括调制模块和载波恢复和位同步模块，并编写了testbench文件，可通过modelsim仿真查看波形

  3. 所属分类：硬件开发

    • 发布日期：2020-06-14
    • 文件大小：11mb
    • 提供者：zhang_ze1234

  1. 基于FPGA的QPSK信号源的设计与实现

  2. 调相脉冲信号可以获得较大的压缩比，它作为一种常用的脉冲压缩信号，在现代雷达及通信系统中获得了广泛应用。随着近年来软件无线电技术和电子技术的发展，DDS（直接数字频率合成）用于实现信号产生的应用越来越广。DDS技术从相位的概念出发进行频率合成，它采用数字采样存储技术，可以产生点频、线性调频、ASK、PSK及FSK等各种形式的信号。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：108kb
    • 提供者：weixin_38664427

  1. DVB-S射频调制的FPGA实现

  2. 一种采用AD9789与FPGA相结合，在FPGA上实现全数字QPSK射频调制的方案。介绍了AD9789的接口设计及配置流程，并给出了设计实例。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：293kb
    • 提供者：weixin_38562626

  1. EDA/PLD中的DVB-S射频调制的FPGA实现

  2. 摘  要： 一种采用AD9789与FPGA相结合，在FPGA上实现全数字QPSK射频调制的方案。介绍了AD9789的接口设计及配置流程，并给出了设计实例。 　　DVB-S标准只是规定了信道编码及调制方式，没有提供具体的射频调制方案，DVB-S标准要求载波的频率范围为950 MHz-2150 MHz，由于受到FPGA内部资源运算速度的限制，一般只能实现中频调制[1]。传统的射频调制是在中频调制后加模拟上变频，如中频调制之后采用AD8346[2]进行射频调制，但这样就增加了设计的复杂度及成本。本文

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：266kb
    • 提供者：weixin_38581777

  1. EDA/PLD中的直扩OQPSK系统载波跟踪的设计及FPGA实现

  2. 0 引言 　　载波同步是无线通信系统中一个重要的实际问题，是基带信号处理的关键技术。导致载波频率及相位不确定性的主要因素有：一是频率源的漂移会引起载波频率的漂移；二是电波传输的时延会产生载波相位的偏移；三是多普勒频移，即在发射机和接收机产生相对移动时，会产生多普勒频移，从而导致载波频率的偏移；四是多径效应，即信号在传输过程中由于多路径(发射、折射1传播引起多径效应，从而带来载波频率和相位的延迟。 　　1 OQPSK调制原理 　　偏移四相相移键控(Offset QPSK，OQPSK)与QPS

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：176kb
    • 提供者：weixin_38519387

  1. EDA/PLD中的卷积码+QPSK的中频调制解调系统的FPGA实现

  2. 摘要：提出了一个采用（２，１，７）卷积码+QPSK的中频调制解调方案，并在Xilinx公司的100万门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率小于10 -5的数据传输。    关键词：卷积编码 Viterbi译码 QPSK FPGA在无线数据传输中，由于信道中的噪声干扰，在接收端会引入一定的误码率（Bit Error Rate,BER）。高质量的数据业务要求较低的BER。为了达到较低的BER，经常采用信道编码技术。卷积编码和Viterbi

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：85kb
    • 提供者：weixin_38682254

  1. 使用FPGA实现600Msps QPSK的并行符号时序恢复

  2. 本文提出了一种适用于高数据速率通信接收机的高效并行符号定时架构。 所展示的架构依赖于经典Gardner循环的修改版本，并具有“多通道流水线”内插器，该符号使符号率比FPGA的时钟率高出几倍，从而最大程度地提高了可实现的吞吐量。 在Xilinx XC7VX690T FPGA上以150MHz时钟速率演示了时序恢复方案，并在4.8GHz采样率ADC上演示了该时序恢复方案，以实现600Msps符号速率的QPSK数据流。 此外，可以观察到，提出的方案仅占用目标FPGA中逻辑，存储和计算资源的2％。 稍作修

  3. 所属分类：其它

    • 发布日期：2021-03-07
    • 文件大小：1022kb
    • 提供者：weixin_38724229

  1. QPSK调制解调系统设计及FPGA实现

  2. QPSK调制解调系统设计及FPGA实现

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：322kb
    • 提供者：weixin_38605144
« 12 3 »