注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的高速实时数字存储示波器设计

  2. 详细的介绍了数字示波器的制作方法，技术先进，作品指标很高。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-07
    • 文件大小：1mb
    • 提供者：hu0000000000

  1. 便携式数字示波器的设计

  2. 数字示波器是现代电子测量中最常角的仪器, 它是一种可以用来观察、 测量、 记录各种瞬时电压, 并以波形方式显示其与时间 关系的电子仪器。本文中详细介绍了数字存储示波器的原理及特点, 给出了一种以单片机和可编程逻辑器件为控制核心的设计方 案, 同时给出了其硬件和软件设计的结构及思路。

  3. 所属分类：硬件开发

    • 发布日期：2011-04-08
    • 文件大小：271kb
    • 提供者：zhujunlan

  1. 基于FPGA的数字示波器

  2. 基于FPGA的数字示波器，内含单元电路，系统方案，程序设计，效果图等！

  3. 所属分类：硬件开发

    • 发布日期：2012-11-20
    • 文件大小：1mb
    • 提供者：haijin0829

  1. 《数字示波器》作品解析

  2. 基于fpga数字示波器的作品的详细解析。

  3. 所属分类：嵌入式

    • 发布日期：2013-12-14
    • 文件大小：2mb
    • 提供者：taoyingjian

  1. 基于FPGA的数字示波器代码（verilog）

  2. 基于FPGA的数字示波器代码（verilog），采用等效采样，并作VGA显示，可以上下左右移动波形，分为多频段显示。

  3. 所属分类：其它

    • 发布日期：2013-12-14
    • 文件大小：11mb
    • 提供者：taoyingjian

  1. 基于FPGA的数字示波器设计

  2. 此文档，详细讲解了，基于FPGA数字示波器的设计过程

  3. 所属分类：嵌入式

    • 发布日期：2014-07-12
    • 文件大小：104kb
    • 提供者：xuefeiwuwu

  1. 基于FPGA的数字示波器

  2. 该代码是基于FPGA的数字示波器的代码，编程语言是verilog，开发环境是Quartus II

  3. 所属分类：嵌入式

    • 发布日期：2015-06-23
    • 文件大小：22mb
    • 提供者：qishi2014

  1. 潘基业-基于FPGA的数字示波器设计

  2. 本课题基于FPGA实现了数字示波器的设计，采用FPGA+MCU的整体结构，整个系统由信号调理电路，采样保持电路、AD转换电路，触发控制电路，采样控制电路，信号存储电路，信号输出电路等部分组成。MCU 作为主控芯片，完成人机交互，由触发电路给出的触发信号经过 FPGA处理后，控制产生实时采样信号或者等效采样信号，经过调理的高频信号由 FPGA控制采样保持并进行 AD 转换，量化后的信号存放入 FPGA 内部的双口 RAM，同时 FPGA 通过控制双口 RAM 读地址产生信号波形以及对应据此波信号

  3. 所属分类：其它

    • 发布日期：2018-04-25
    • 文件大小：433kb
    • 提供者：longyung

  1. 基于FPGA的数字示波器

  2. 这是基于FPGA实现的数字示波器功能，包括ad转换，数字缓存，数据处理，vga显示

  3. 所属分类：硬件开发

    • 发布日期：2019-04-19
    • 文件大小：29kb
    • 提供者：qq_41999075

  1. 全国大学生电子设计竞赛题目作品 　 数字示波器

  2. 本数字示波器以单片机和FPGA为核心，对采样方式的选择和等效采样技术的实现进行了重点设计，使作品不仅具有实时采样方式，而且采用随机等效采样技术实现了利用实时采样速率为1MHz的ADC进行最大200MHz的等效采样。同时系统还具有可测2mV小信号、波形存储回放、测频、触发沿选择、校准信号输出等功能。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：96kb
    • 提供者：weixin_38548817

  1. 基于FPGA的数字示波器设计

  2. 随着信息技术的发展，对信号的测量技术要求越来越高，示波器的使用越来越广泛。模拟示波器使用前需要进行校正，使用比较麻烦；而数字示波器，由于受核心控制芯片的影响，对输入信号的频率有严格的限制。基于FPGA的数字示波器，其核心芯片可达到50万门，配合高速外围电路，可以测量频率为1 MHz的信号，有效地克服了以往示波器的不足。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：196kb
    • 提供者：weixin_38725426

  1. 元器件应用中的实用数字示波器的微处理器硬件设计方案

  2. 随着通信技术的迅猛发展，电信号越来越复杂化和瞬态化，开发人员对测量领域必不可少的工具——数字示波器的性能提出了越来越高的要求。最大限度提高实时采样率和波形捕获能力成为了国内外众多数字示波器生产厂商研究的重点，实时采样率和波形捕获率的提高又必然带来大量高速波形数据的传输、保存和处理的问题。因此，作为数字示波器数据处理和系统控制的中枢，微处理器性能至关重要。本文选用TI公司的双核 DSP OMAP-L138作为本设计的微处理器，并实现了一种数字示波器微处理器硬件设计。 　　数字示波器的基本架

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：188kb
    • 提供者：weixin_38744694

  1. 基于FPGA的数字示波器

  2. 摘要：提出一种基于FPGA的简易数字示波器设计方法，硬件上采用以Altera公司的EP2C8Q208CN现场可编程门阵列芯片作为核心器件，同时结合FPGA和NIOS软核的优势，设计高效的片上可编程系统(SoPC)对高速A／D所采集的数据进

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：250kb
    • 提供者：weixin_38666114

  1. 基于Xilinx Spartan系列FPGA的数字示波器图文显示系统的软硬件设计

  2. 本文是基于FPGA的数字示波器图文显示系统的硬件/软件的设计思路和设计方案。此系统设计完成后，测试表明系统可以将相应的图形文字显示出来，显示的图形和文字与预期的基本一致。该设计满足了系统的需要，更重要的是具有很强的灵活性和可控性，同时使显示更加高速度快捷，具有非常广阔的应用前景。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：1002kb
    • 提供者：weixin_38590996

  1. FPGA在数字示波器中的应用

  2. 数字示波器是数据采集，A/D转换，软件编程等一系列的技术制造出来的高性能示波器。数字示波器一般支持多级菜单，能提供给用户多种选择，多种分析功能。还有一些示波器可以提供存储，实现对波形的保存和处理。 目前高端数字示波器主要依靠美国技术，对于300MHz带宽之内的示波器，目前国内品牌的示波器在性能上已经可以和国外品牌抗衡，且具有明显的性价比优势。 　　随着电子技术的发展，数字示波器凭借数字技术和软件大大扩展了工作能力，早期产品的取样率低、存在较大死区时间、屏幕刷新率低等不足得到较大改善，以前难以观察

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：274kb
    • 提供者：weixin_38539018

  1. 电子测量中的基于FPGA的数字示波器设计

  2. 随着信息技术的发展，对信号的测量技术要求越来越高，示波器的使用越来越广泛。模拟示波器使用前需要进行校正，使用比较麻烦；而数字示波器，由于受核心控制芯片的影响，对输入信号的频率有严格的限制。基于FPGA的数字示波器，其核心芯片可达到50万门，配合高速外围电路，可以测量频率为1 MHz的信号，有效地克服了以往示波器的不足。 　　1 系统方案设计 　　设计的数字示波器系统主要使用了Xilinx系统的开发环境，并在此环境内部建立了AD采样控制模块、键盘控制模块、VGA显示模块等多个模块，从很大程度上

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：161kb
    • 提供者：weixin_38706045

  1. 基于FPGA的数字示波器设计

  2. 设计的数字示波器系统主要使用了Xilinx系统的开发环境，并在此环境内部建立了AD采样控制模块、键盘控制模块、VGA显示模块等多个模块，从很大程度上减少了硬件电路的搭建，也因此提高了系统的稳定性和可靠性

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：197kb
    • 提供者：weixin_38729438

  1. 基于NiosⅡ的数字示波器的设计与实现

  2. 本文介绍了一种基于SoPC的数字示波器设计，实际测试结果表明，系统完成了数字示波器的基本功能，各部分工作正常，各项指标达到设计要求。在设计过程中采用了FPGA芯片、嵌入式NiosⅡ处理器以及Verilog HDL语言，简化了电路的设计，提高了灵活性，缩短了设计周期。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：185kb
    • 提供者：weixin_38551376

  1. 单片机与DSP中的一种数字示波器的微处理器硬件设计

  2. 引言 　　随着通信技术的迅猛发展，电信号越来越复杂化和瞬态化，开发人员对测量领域必不可少的工具——数字示波器的性能提出了越来越高的要求。最大限度提高实时采样率和波形捕获能力成为了国内外众多数字示波器生产厂商研究的重点，实时采样率和波形捕获率的提高又必然带来大量高速波形数据的传输、保存和处理的问题。因此，作为数字示波器数据处理和系统控制的中枢，微处理器性能至关重要。本文选用TI公司的双核DSP OMAP-L138作为本设计的微处理器，并实现了一种数字示波器微处理器硬件设计。 　　数字示波器的基

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：198kb
    • 提供者：weixin_38637272

  1. 电子测量中的基于等效和实时采样的数字示波器设计

  2. 摘要：基于数字示波器的基本原理，以单片机和FPGA组成的最小系统为控制核心，实现了普通示波器对被测信号的采样、存储与回放，并且增加了等效采样和采样保持功能，极大地提高了系统的测量范围。该系统具有实时采样和等效采样两种方式，以不大于1 Ms／s的A／D转换实现200 MS／s的等效采样率对输入1 Hz～10 MHz，Vp-p为2 mV～8 V的信号进行采样处理，并能进行单次触发，自动和存储／输出波形。 　　1 引言 　　数字示波器自上个世纪七十年代诞生以来，它已成为测试工程师必备的工具之一。随

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：307kb
    • 提供者：weixin_38624628
« 12 3 4 5 6 7 »