注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 介绍下用MIG生成的DDR2 SDRAM控制器

  2. MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具，可以用它来直接生成DDR2控制器设计模块，模块包含可自由修改的HDL源代码和约束文件。用户可以在MIG的GUI图形界面根据所选的存储器件选择对应模板、总线宽度和速度级别，并设置CAS延迟、突发长度、引脚分配等关键参数。如果所选器件与MIG所列模板不相符，可在代码生成后灵活修改这些代码。

  3. 所属分类：其它

    • 发布日期：2009-09-07
    • 文件大小：10kb
    • 提供者：zyq860515

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18mb
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19mb
    • 提供者：jiemizhe000

  1. 8051开源内核VHDL Verilog都可使用

  2. 我自己都是用的这个IP核，非常的好用，系统时钟不需要12分频，因此速度为普通51的12倍。 里边还有相应的程序说明以及内核结构详细说明。 2011.8.25添加： 鉴于很多朋友不知道怎么用，这里以quartus ii平台为OM例。将最顶层的文件例化到工程中去，将编译好的51生成文件，如hex等，加载到51核的配置ROM里，就可以运行啦，祝大家好运。

  3. 所属分类：专业指导

    • 发布日期：2010-03-19
    • 文件大小：451kb
    • 提供者：wqh_001

  1. 如何使用ip核生成文件

  2. 讲述ip核生成文件的过程及容易遇到的问题错误等

  3. 所属分类：其它

    • 发布日期：2010-04-10
    • 文件大小：374kb
    • 提供者：weiweiwyj

  1. 用FPGA实现FIR数字滤波器

  2. 用FPGA实现FIR数字滤波器，可能里面没怎么考虑到资源问题，只是实现了这个功能。先分别生成各个模块，最后用原理图的方式连接起来。ISE生成的文件不能全部上传。IP核做的ROM要自己生成，最后用原理图来搭（原理图和自己编的文件已经在里面了）。实现5M和30M的低通信号的滤波，采样频率为100M。以通过验证。

  3. 所属分类：硬件开发

    • 发布日期：2010-04-15
    • 文件大小：3kb
    • 提供者：meimei1230

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8mb
    • 提供者：zt839486421

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8mb
    • 提供者：sundyqt

  1. 用matlab产生FPGA中的ROM所需要的正弦数据波形

  2. 在FPGA编程中当要调用ROM IP核的时候，需要给ROM指定一个初始数据文件。当ROM的容量很大的时候，不可能手动输入。需要借助matlab生成相应的存储文件。附件是其matlab代码，可以生成相应格式的.mif文件。

  3. 所属分类：其它

    • 发布日期：2011-04-21
    • 文件大小：1kb
    • 提供者：chenlhmzh

  1. （熟读专家系列）《ModelSim电子系统分析及仿真》

  2. 《ModelSim电子系统分析及仿真》主要内容简介：ModelSim是优秀的HDL仿真软件之一，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。《ModelSim电子系统分析及仿真》以ModelSim 6.1f版软件为例，由浅入深、循序渐进地

  3. 所属分类：硬件开发

    • 发布日期：2013-08-15
    • 文件大小：46mb
    • 提供者：u011708448

  1. Altera 硬件FFT IP核

  2. 基于DE2的Altera FFT IP核的完整工程及仿真，quartus编译通过，MATLAB及modelsim仿真通过，及modelsim仿真样图（由于Quartus的破解限制，FFT核生成的SOF文件下载到板子中时会提示有实效信息，请注意）

  3. 所属分类：硬件开发

    • 发布日期：2015-11-16
    • 文件大小：22mb
    • 提供者：teliduxingdeji

  1. 介绍下用MIG生成的DDR2-SDRAM控制器

  2. MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具，可以用它来直接生成DDR2控制器设计模块，模块包含可自由修改的HDL源代码和约束文件。

  3. 所属分类：硬件开发

    • 发布日期：2018-01-06
    • 文件大小：56kb
    • 提供者：drjiachen

  1. 如何生成和使用NGC文件

  2. FPGA里的模块，不想以源码方式提供时，可以生成NGC文件，类似IP核的方式，别人只能用，不能修改，也看不到源代码

  3. 所属分类：其它

    • 发布日期：2018-09-25
    • 文件大小：349kb
    • 提供者：fabest

  1. Vivado rom IP核 coe文件

  2. 使用matlab生成的供ROM IP核使用的coe文件，里面一共有四个，分别是正弦，方波，三角波以及三种合在一起的采样文件，位宽都是10bit，前三个深度为4096，最后一个为4096*3

  3. 所属分类：硬件开发

    • 发布日期：2019-01-16
    • 文件大小：6kb
    • 提供者：zhangyue510

  1. matlab生成四种波形的mif文件，供fpga中rom仿真使用

  2. matlab生成四种波形的matlab和mif文件，分别为方波，三角波，锯齿波，正弦波，供fpga中rom初始化仿真使用（设置IP核：位宽为8，深度为256的单端口rom,所以它们的周期为256*20ns）

  3. 所属分类：硬件开发

    • 发布日期：2019-03-29
    • 文件大小：4kb
    • 提供者：weiyunguan8611

  1. FPGA设计DDS中所需要的ROM数据生成

  2. 用matlab产生FPGA设计DDS中所需要的ROM数据，可以任意设置采样率，信号输出频率和量化位宽，直接输出I/Q两路的16进制ROM文件格式，可以在FPGA的ROM IP核中直接调用。

  3. 所属分类：其它

    • 发布日期：2020-02-04
    • 文件大小：1kb
    • 提供者：panda5982003

  1. 8位RISC MCU IP软核仿真的新方法

  2. 本文使用Microchip的PIC系列汇编器MPASM汇编生成HEX文件rom.hex，HEX文件由一条或多条记录组成，每行是一条16进制表示的记录。通过分析HEX文件的格式，可以通过转化HEX文件中的记录得到所需的ROM文件。本文使用VC设计了转化程序HEX2ROM，用来完成HEX文件到ROM文件的自动转化，rom.hex文件经程序转化后生成rom.dat。仿真时在测试文件中读入rom.dat完成对虚拟程序存储器初始化，模拟程序存储器模块对MCU核进行验证。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：205kb
    • 提供者：weixin_38515362

  1. 嵌入式系统/ARM技术中的结构化设计向导IP核生成工具

  2. 结构化设计向导（Architecture Wizard）和IP核生成工具（Core Generator）分别是两个独立的模块，可以单独运行，也可以在ISE集成化开发平台中作为一个整体的模块来调用。由于这两个工具的功能和输出文件基本上相同，所以可以将二者合而为一，作为一个工具来使用。当单独运行结构化设计向导时，所创建工程文件的后缀为.XAW，如图1所示。这两个工具都采用了非常友好的GUI界面，使用起来简单、方便并直观。有一点需注意，由于ArchitectureWizard和Core Generat

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：156kb
    • 提供者：weixin_38659646

  1. 基于FPGA的图像边缘检测

  2. 目录1.mif文件的制作2.调用ip核生成rom以及在questasim仿真注意问题3.灰度处理4.均值滤波：重点是3*3像素阵列的生成5.sobel边缘检测6.图片的显示7.结果展示受资源限制，将图片像素定为160*120，将图片数据制成mif文件，对romip核进行初始化。mif文件的制作方法网上有好多办法，因此就不再叙述了，重点说mif文件的格式。调用ip核生成rom以及在questasim仿真注意问题这部分内容已经在上篇博文中详细描述过，详情请见http://www.cnblogs.co

  3. 所属分类：其它

    • 发布日期：2021-02-25
    • 文件大小：346kb
    • 提供者：weixin_38714532

  1. 基于FPGA的图像边缘检测

  2. 目录1.mif文件的制作2.调用ip核生成rom以及在questasim仿真注意问题3.灰度处理4.均值滤波：重点是3*3像素阵列的生成5.sobel边缘检测6.图片的显示7.结果展示受资源限制，将图片像素定为160*120，将图片数据制成mif文件，对romip核进行初始化。mif文件的制作方法网上有好多办法，因此就不再叙述了，重点说mif文件的格式。 调用ip核生成rom以及在questasim仿真注意问题这部分内容已经在上篇博文中详细描述过，详情请见http://www.cnblo

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：335kb
    • 提供者：weixin_38603924
« 12 3 »