注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. sdr控制器的erilog实现

  2. /****************************************************************************************** * 部门: 北京航空航天大学新航行系统实验室 * 作者: 肖鹏 * * 创建日期: 15:16:50 03/21/2007 * 设计名称: SDRAM控制器 * 模块名称: sdrctrl * 工程名称: SDR_CTRL * 目标器件: Xilinx Spartan3--XC3S400 * 工具版本: * 编辑

  3. 所属分类：嵌入式

    • 发布日期：2009-05-31
    • 文件大小：28kb
    • 提供者：tellxp

  1. 基于FPGA的扩频通信基带系统的研究与设计_部分1.PDF

  2. 随着移动通信的迅猛发展，基于扩频理论的CDMA技术已成为国际电联规定的第三代移动通信系统的主要标准化建议。从而，确立了CDMA通信技术在移动通信的稳固地，这标志着扩频通信技术在民用通信领域的应用进入了新阶段。 本论文的目标是实现一个基于FPGA的扩频通信基带系统。该系统的实现涉及扩频通信系统的相关知识，重点是扩频信号的同步解扩技术以及匹配滤波器的实现方法。同时硬件平台需要有关FPGA的相关知识以及实现这些模块的硬件描述语言Verilog HDL和ISE开发平台，本次设计使用XILINX公司的S

  3. 所属分类：嵌入式

    • 发布日期：2009-11-28
    • 文件大小：9mb
    • 提供者：anthien

  1. 基于FPGA的扩频通信基带系统的研究与设计_部分2.PDF

  2. 本论文的目标是实现一个基于FPGA的扩频通信基带系统。该系统的实现涉及扩频通信系统的相关知识，重点是扩频信号的同步解扩技术以及匹配滤波器的实现方法。同时硬件平台需要有关FPGA的相关知识以及实现这些模块的硬件描述语言Verilog HDL和ISE开发平台，本次设计使用XILINX公司的SPARTAN II系列XC2S 100-6PQ208开发芯片，以SYNPLICITY公司的SYNPLIFY PR()作为综合工具，以XILINX公司的ISE 6. I作为布局布线工具。

  3. 所属分类：硬件开发

    • 发布日期：2009-11-28
    • 文件大小：15mb
    • 提供者：anthien

  1. Xilinx ISE Design Suite 10.1 Regietr ID (注册码)

  2. Xilinx ISE Design Suite 10.1 Regietr ID (注册码) 支持全部10.1的软件，如嵌入式的EDK，DSP的System Generator、AccelDSP，调试用的ChipScope，布局布线用的PlanAhead。支持完整IP

  3. 所属分类：硬件开发

    • 发布日期：2011-06-05
    • 文件大小：25byte
    • 提供者：chunchun888

  1. VHDL上机手册（基于Xilinx_ISE）.doc

  2. 　　1 ISE 软件的运行及ModelSim 的配置 　　2 创建一个新工程 　　3 创建一个VHDL源文件框架 　　4 利用计数器模板向导生成设计 　　5 仿真 　　6 创建Testbench波形源文件 　　7 设置输入仿真波形 　　8 调用ModelSim 进行仿真简介 　　9 调用ModelSim 进行行为仿真（Simulate Behavioral Model） 　　10 转换后仿真（Simulate Pose-Translate VHDL Model） 　　11 调用ModelSim

  3. 所属分类：嵌入式

    • 发布日期：2011-07-08
    • 文件大小：747kb
    • 提供者：oehyg

  1. Xilinxs 仿真基础使用

  2. xilinx ISE 平台利用modelsim进行功能仿真，布局布线后仿真，chipscope使用全部过程。

  3. 所属分类：软件测试

    • 发布日期：2011-08-06
    • 文件大小：2mb
    • 提供者：whu327

  1. VHDL上机手册（基于Xilinx_ISE_&_ModelSim）

  2. 1 ISE 软件的运行及ModelSim 的配置 2 创建一个新工程 3 创建一个VHDL源文件框架 4 利用计数器模板向导生成设计 *5 仿真 6 创建Testbench波形源文件 7 设置输入仿真波形 *8 调用ModelSim 进行仿真简介 9 调用ModelSim 进行行为仿真（Simulate Behavioral Model） 10 转换后仿真（Simulate Pose-Translate VHDL Model） 11 调用ModelSim 进行映射后仿真（Simulate Po

  3. 所属分类：嵌入式

    • 发布日期：2012-03-14
    • 文件大小：909kb
    • 提供者：kicehui

  1. ISE设计流程

  2. 基于VHDL语言的ISE设计流程 使用ISE13.1完成一个数字系统的设计，其内容包括： 工程的建立； 三位计数器的设计； 设计综合和查看综合结果； 三位计数器设计仿真； 分频器的设计； 用户约束的添加和设计实现； 布局布线结果的查看； 设计下载到FPGA芯片 PROM文件的生成和下载到PROM中

  3. 所属分类：硬件开发

    • 发布日期：2013-03-04
    • 文件大小：3mb
    • 提供者：ldld0123

  1. ISE设计工具使用

  2. 它可以完成FPGA开发的全部流程，包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等，功能非常强大。ISE除了功能完整，使用方便外，它的设计性能也非常好

  3. 所属分类：电信

    • 发布日期：2014-05-10
    • 文件大小：823kb
    • 提供者：u014591138

  1. ise软件使用

  2. 使用ISE13.1完成一个数字系统的设计，其内容包括： 工程的建立； 三位计数器的设计； 设计综合和查看综合结果； 三位计数器设计仿真； 分频器的设计； 用户约束的添加和设计实现； 布局布线结果的查看； 设计下载到FPGA芯片 PROM文件的生成和下载到PROM中

  3. 所属分类：硬件开发

    • 发布日期：2014-07-21
    • 文件大小：3mb
    • 提供者：u014400094

  1. Xilinx ISE Design Suite 10.1 Regietr ID(注册码)

  2. Xilinx销售给的ISE Design Suite 10.1 的Regietr ID，支持全部10.1的软件，如嵌入式的EDK，DSP的System Generator、AccelDSP，调试用的ChipScope，布局布线用的PlanAhead。支持完整IP，不是网上的评估版（Foundation）。

  3. 所属分类：硬件开发

    • 发布日期：2009-04-08
    • 文件大小：25byte
    • 提供者：sxlyxmail

  1. xilinx_ISE_教程

  2. 使用ISE13.1完成一个数字系统的设计，其内容包括： 工程的建立； 三位计数器的设计； 设计综合和查看综合结果； 三位计数器设计仿真； 分频器的设计； 用户约束的添加和设计实现； 布局布线结果的查看； 设计下载到FPGA芯片 PROM文件的生成和下载到PROM中

  3. 所属分类：硬件开发

    • 发布日期：2018-07-26
    • 文件大小：3mb
    • 提供者：zhouxinlin2009

  1. Xilinx的ISE软件高级设计功能的使用.pdf

  2. 第十章 FPGA 设计技巧――ISE 高级设计工具 10.1 结构向导（Architecture Wizard） 10.2 管脚约束（PACE） 10.3 设计约束（Constrain Editor） 10.4 功耗分析（Xpower） 10.5 手工布局工具（Floorplanner） 10.6 手工布线工具（FPGA Editor） 10.7 下载工具（iMPACT） 10.8 PROM 文件生成（PROM File Format） 10.9 模块化设计工具（Modular Design）

  3. 所属分类：硬件开发

    • 发布日期：2020-03-24
    • 文件大小：459kb
    • 提供者：DuobleWei

  1. Xilinx ISE6.3i 布局布线几个常见错误及解决办法

  2. Xilinx EPLD/FPGA设计工具ISE6.3i是目前国内用户用的最多的一个版本（尽管现在已出10.0、12.0版本，但这些高版本对一些常用的“老”器件已不支持，且其文本编辑器对汉字注释支持有点小问题），在我们使用过程中，发现布局布线（Place&Route）经常出现如下几个错误

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：59kb
    • 提供者：weixin_38522552

  1. Xilinx的ISE软件高级设计功能的使用.rar

  2. 10.1 结构向导（Architecture Wizard） 10.2 管脚约束（PACE） 10.3 设计约束（Constrain Editor） 10.4 功耗分析（Xpower） 10.5 手工布局工具（Floorplanner） 10.6 手工布线工具（FPGA Editor） 10.7 下载工具（iMPACT） 10.8 PROM 文件生成（PROM File Format） 10.9 模块化设计工具（Modular Design） 10.9 小结

  3. 所属分类：硬件开发

    • 发布日期：2020-09-06
    • 文件大小：379kb
    • 提供者：han980630

  1. 通信与网络中的布局规划器的功能和应用

  2. 布局规划器既可以作为一个单独的工具来使用，也可以通过ISE集成化开发工具来调用。使用布局规划器进行手动布局，是对自动布局布线性能的一种补充，可以进—步提高器件的性能。布局规划器在结构化和数据路径设计上的作用非常明显，可以通过布局规划器确定在何处布置何种逻辑才能达到最优的结果，同时可以通过布局规划器将关键的数据路径布置在理想的位置上。布局规划器可以根据用户的需要布局逻辑单元，并且可以通过RPM（Relationally PlacedMacro）绑定的方式将相关单元的物理相对位置固定。利用ISE 1

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：153kb
    • 提供者：weixin_38668754

  1. EDA/PLD中的在ISE工具中使用Xplorer

  2. 如下图所示，创建一个ISE工程。右击(Process)窗口中的(Implement Design)选项，然后选择(Category)—(Xplorer Properties)命令，在弹出的对话框中把(Xplorer Mode)的值改为(Timing Cloure)，并根据自己的情况设置其他选项。(Maximum Number of Iterations)微调框中的数字表示Xplorer将要尝试多少个不同策略的布局布线版本，(Macro Search Path)按钮为这些版本共用的宏块查找路径，(

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：80kb
    • 提供者：weixin_38680764

  1. EDA/PLD中的ISE 10.1提供其他Tcl命令

  2. 除了上一节中介绍的Tcl的脚本管理功能之外，通过ISE 10.x工具的Tcl Shell还可以执行几乎所有的综合、布局布线、仿真，以及参数和设计环境设置等操作。以下介绍一些主要命令。  　　1．工程管理类（project）　　该类命令的第1个关键字为“project”°　　（1）project new ＜proect＿name＞：创建一个新的工程。　　（2）project archive＜archive name＞：归档整理工程设置工程项目。　　（3）project clean：清除工程中所创建

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：53kb
    • 提供者：weixin_38737366

  1. 在ISE工具中使用Xplorer

  2. 如下图所示，创建一个ISE工程。右击(Process)窗口中的(Implement Design)选项，然后选择(Category)—(Xplorer Properties)命令，在弹出的对话框中把(Xplorer Mode)的值改为(Timing Cloure)，并根据自己的情况设置其他选项。(Maximum Number of Iterations)微调框中的数字表示Xplorer将要尝试多少个不同策略的布局布线版本，(Macro Search Path)按钮为这些版本共用的宏块查找路径，(

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：121kb
    • 提供者：weixin_38545961

  1. ISE 10.1提供其他Tcl命令

  2. 除了上一节中介绍的Tcl的脚本管理功能之外，通过ISE 10.x工具的Tcl Shell还可以执行几乎所有的综合、布局布线、仿真，以及参数和设计环境设置等操作。以下介绍一些主要命令。  　　1．工程管理类（project）　　该类命令的第1个关键字为“project”°　　（1）project new ＜proect＿name＞：创建一个新的工程。　　（2）project archive＜archive name＞：归档整理工程设置工程项目。　　（3）project clean：清除工程中所创建

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：52kb
    • 提供者：weixin_38694336
« 12 3 »